[发明专利]互连结构及其形成方法

说明书

技术领域

本发明总的来说涉及半导体领域，并且更具体地，涉及互连结构及其形成方法。

背景技术

双镶嵌工艺是用于在半导体器件中形成互连的技术。随着部件尺寸的减小，双镶嵌工艺提供了对小几何图形更精准的尺寸控制。因此，双镶嵌工艺适合于超大规模集成(ULSI)电路技术，其中越来越多的器件被封装在半导体衬底内的相同或更小的区域中。

发明内容

根据本发明的实施例，一种互连结构，包括：非绝缘体结构；衬垫层，位于非绝缘体结构上并且具有位于其中的开口；介电结构，位于衬垫层上，介电结构包括位于其中的通孔开口，通孔开口具有侧壁；导电结构，位于介电结构的通孔开口中并通过衬垫层的开口电连接至非绝缘体结构；以及防粘层，位于介电结构的通孔开口的侧壁和导电结构之间。

根据本发明的实施例，一种互连结构，包括：非绝缘体结构；衬垫层，位于非绝缘体结构上并且具有位于其中的开口；介电结构，位于衬垫层上，介电结构包括位于其中的通孔开口，通孔开口具有侧壁；介电通孔衬垫，位于介电结构的通孔开口的侧壁上并与衬垫层分开；以及导电结构，位于通孔开口中并通过衬垫层的开口电连接至非绝缘体结构。

根据本发明的实施例，一种形成互连结构的方法，包括：在非绝缘体结构上形成衬垫层；在衬垫层上形成介电结构；在介电结构中形成通孔开口；在通孔开口的至少一个侧壁上形成防粘层；在形成防粘层之后，移除通孔开口之下的衬垫层的一部分以暴露非绝缘体结构；以及在通孔开口中形成导电结构，其中，导电结构电连接至非绝缘体结构。

附图说明

根据具体描述结合参考附图可以更好地理解本发明的各方面。应该强调，根据工业中的标准实践，各个部件未按比例绘出。事实上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图8是根据本公开的一些实施例在不同阶段制造互连结构的方法的截面图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。该重复是出于简明和清楚的目的，而其本身并未指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作相应的解释。

图1至图8是根据本公开的一些实施例在不同阶段制造互连结构的方法的截面图。

现参考图1。衬垫层104在非绝缘体结构102上形成。非绝缘体结构102指的是由一个或多个非绝缘体材料、多晶硅、金属、导电材料、半导体材料或其组合制成的结构。非绝缘体结构102可以充当栅电极、半导体器件的源极区/漏极区，比如鳍式场效晶体管(FinFET)。

在一些实施例中，当非绝缘体结构102充当FinFET的栅电极时，非绝缘体结构102可能由后栅极工艺制成。示例性后栅极工艺可能包括在半导体鳍片上形成包括比如多晶硅的材料的伪栅极结构，在伪栅极结构旁边形成包括比如氧化硅、氮化硅、氮氧化硅、碳化硅的材料的间隔件，移除伪栅极结构以形成在间隔件之间的沟槽及在间隔件之间的沟槽中形成至少一个金属层以形成非绝缘体结构102。金属层可能包括适合形成栅电极或其部分的金属材料，其包括，功函数层、衬垫层、界面层、晶种层、粘合层、阻挡层等。在一些实施例中，金属层包括合适的金属，比如TiN、WN、TaN或Ru，其执行于p型FinFET。在一些替代实施例中，金属层可能包括合适的金属，比如Ti、Ag、Al、TiAl、TiAlN、TiAlC、TiAlCN、TaC、TaCN、TaSiN、Mn或Zr，其执行于n型FinFET。