[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中，所述形成方法包括：提供衬底，所述衬底上具有鳍部，所述鳍部包括隔离区和位于所述隔离区两侧的器件区，所述鳍部隔离区中具有开口，所述开口在垂直于所述鳍部延伸方向上贯穿所述鳍部；在所述衬底上和开口中形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁；对所述初始隔离结构进行刻蚀处理，减小所述初始隔离结构的厚度，形成隔离结构，所述隔离结构表面低于所述鳍部顶部表面；在所述开口中的隔离结构上形成隔离层。其中，所述刻蚀处理的刻蚀工艺的选择较灵活，从而可以通过选择合适的刻蚀反应物以及刻蚀工艺参数以减小刻蚀处理过程对鳍部的损耗，改善所形成半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。

鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。然而，鳍式场效应晶体管仍然存在短沟道效应。

此外，为了进一步减小短沟道效应对半导体器件的影响，降低沟道漏电流。半导体技术领域引入了应变硅技术，应变硅技术的方法包括：在栅极结构两侧的鳍部中形成凹槽；通过外延生长工艺在所述凹槽中形成源漏掺杂区。为了减少鳍部边缘形成所述凹槽的过程中暴露出鳍部周围的隔离结构，而使所形成的源漏掺杂区结构不完整，导致对沟道的应力减小，在形成所述凹槽之前在所述鳍部边缘形成伪栅结构。现有技术为了提高半导体结构的集成度，一般在相邻鳍部边缘和隔离结构上形成一个伪栅极结构。

然而，现有的半导体结构的形成方法形成的半导体结构的性能较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有鳍部，所述鳍部包括隔离区和位于所述隔离区两侧的器件区，所述鳍部隔离区中具有开口，所述开口在垂直于所述鳍部延伸方向上贯穿所述鳍部；在所述衬底上和开口中形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁；对所述初始隔离结构进行刻蚀处理，减小所述初始隔离结构的厚度，形成隔离结构，所述隔离结构表面低于所述鳍部顶部表面；在所述开口中的隔离结构上形成隔离层。

可选的，所述初始隔离结构表面高于或齐平于所述鳍部顶部表面。

可选的，所述刻蚀处理的工艺包括各向同性干法刻蚀工艺或湿法刻蚀工艺。

可选的，所述刻蚀处理的工艺包括各向同性干法刻蚀工艺；刻蚀处理的工艺参数包括：刻蚀气体包括HF；反应温度为180℃～220℃。

可选的，所述刻蚀处理对所述隔离结构与所述鳍部的刻蚀选择比值大于100。

可选的，形成所述隔离结构的工艺包括：流体化学气相沉积工艺。

可选的，所述隔离结构的材料为氧化硅。

可选的，所述隔离层的材料为氧化硅或氮氧化硅。

可选的，形成所述隔离层的步骤包括：在所述隔离结构上形成牺牲层，所述牺牲层暴露出所述开口中的隔离结构；在所述牺牲层上以及所述开口中的隔离结构上形成初始隔离层；去除所述牺牲层上的初始隔离层，形成隔离层；去除所述牺牲层上的初始隔离层之后，去除所述牺牲层。

可选的，形成所述初始隔离层的工艺包括原子层沉积工艺。