[发明专利]执行封装后修复操作的存储器设备

权利要求书

1.一种存储器设备，其从存储器控制器接收指定与坏字线相关联的坏行的坏行地址，以及正常封装后修复(PPR)命令和快速封装后修复(PPR)(sPPR)命令中的一个命令，所述存储器设备包括：

存储器单元阵列，其包括连接到字线和位线的存储器单元、以及连接到冗余字线和所述位线的冗余存储器单元；以及

控制逻辑，其被配置成控制由存储器设备进行的封装后修复(PPR)操作的执行，

其中所述控制逻辑包括封装后修复(PPR)控制电路，所述封装后修复(PPR)控制电路响应于所述正常封装后修复(PPR)命令而在正常封装后修复(PPR)操作期间将所述坏行地址编程到非易失性存储器，并且响应于所述快速封装后修复(PPR)命令而在快速封装后修复(PPR)操作期间将所述坏行地址编程到易失性存储器，并且用与所述冗余字线相关联的冗余行替换在所述存储器单元阵列中的所述坏行。

2.根据权利要求1所述的存储器设备，其中用所述冗余行替换在所述存储器单元阵列中的所述坏行包括从连接到所述坏行的存储器单元复制数据到连接到所述冗余行的冗余存储器单元。

3.根据权利要求2所述的存储器设备，进一步包括地址缓冲器，所述地址缓冲器从所述存储器控制器接收所述坏行地址，并且向所述控制逻辑提供所述坏行地址。

4.根据权利要求3所述的存储器设备，其中所述控制逻辑进一步包括：

命令解码器，其解码从所述存储器控制器接收的所述正常封装后修复(PPR)命令和快速封装后修复(PPR)命令中的一个命令；以及

模式寄存器，其响应所述命令解码器的输出，其通过生成模式设定信号来设定用于所述存储器设备的封装后修复(PPR)模式。

5.根据权利要求4所述的存储器设备，其中所述封装后修复(PPR)控制电路响应于所述模式设定信号从多个修复控制信号之间选择修复控制信号，并且向所述存储器单元阵列提供所选择的修复控制信号。

6.根据权利要求5所述的存储器设备，其中所述存储器单元阵列响应于所述多个修复控制信号中的一个修复控制信号来执行所述正常封装后修复(PPR)操作，并且响应于所述多个修复控制信号中的另一个修复控制信号来执行所述快速封装后修复(PPR)操作。

7.根据权利要求2所述的存储器设备，其中所述正常封装后修复(PPR)操作在第一编程时间期间执行，而所述快速封装后修复(PPR)操作在比所述第一编程时间更短的第二编程时间期间执行。

8.根据权利要求2所述的存储器设备，其中所述封装后修复(PPR)控制电路包括：

坏地址存储设备，其存储所述坏行地址；以及

感测和锁存单元，其从所述坏地址存储设备读取所述坏行地址，并且生成提供给所述存储器单元阵列的修复控制信号，所述修复控制信号使得用所述冗余行替换所述存储器单元阵列中的所述坏行。

9.根据权利要求2所述的存储器设备，其中所述存储器单元阵列的存储器单元根据第一存储体和第二存储体布置，并且所述正常封装后修复(PPR)操作是内部存储体复制操作，其中所述坏字线和所述冗余字线的每一个都被设置在所述第一存储体中。

10.根据权利要求2所述的存储器设备，其中所述存储器单元阵列的存储器单元根据第一存储体和第二存储体布置，并且所述正常封装后修复(PPR)操作是存储体间复制操作，其中所述坏字线被设置在所述第一存储体中，并且所述冗余字线被设置在所述第二存储体中。

11.根据权利要求1所述的存储器设备，其中用所述冗余行替换在所述存储器单元阵列中的所述坏行包括将已知的数据模式写入到连接到所述冗余行的所述冗余存储器单元。