[发明专利]一种砷化镓基异质结遂穿场效应晶体管

说明书

技术领域

本发明属于微电子领域，具体涉及一种砷化镓基异质结遂穿场效应晶体管结构。

背景技术

基于硅基CMOS技术的现代集成电路随着CMOS器件的特征尺寸的不断缩小，在集成度、功耗和器件特性方面不断进步。在CMOS技术节点进入10纳米以后，面临着工艺与物理特性两方面的挑战，III-V族半导体材料以其高电子迁移率特性，被认为是替代硅作为器件沟道材料的可选项之一，成为当前的研究热点和技术攻关的重要方向。另一方面采用遂穿效应研制的遂穿场效应晶体管(TFET)，以其低功耗、低亚阈值摆副的特点成为存储器单元应用器件的重要研究方向。在此背景下，采用III-V族半导体材料替代硅研制的遂穿场效应晶体管可以有效的提高器件的最大电流和开关比，为此，III-V族半导体遂穿场效应晶体管也备受科技领域和工业领域的关注，成为提高遂穿场效应晶体管器件性能的重要技术突破方向。

发明内容

本发明的目的在于提出一种砷化镓沟道的场效应晶体管结构，以提供硅基TFET器件无法达到的最大饱和电流的同时，保持器件的电流开关比。

本发明提供一种硅基异质结遂穿场效应晶体管结构，具体包括：

一N型掺杂的砷化镓半导体层；

一10纳米厚的本征的砷化镓半导体层；

一P型锑化镓半导体层；

一在本征砷化镓半导体层上生长的氧化铝介质层；

一在氧化铝介质层上形成的栅金属电极；

一在P型锑化镓半导体材料上形成的源电极；

一在N型掺杂的砷化镓半导体层上形成的漏电极。

根据本方案所述的一种硅基异质结遂穿场效应晶体管结构，其特征在于P型锑化镓半导体层厚度为10纳米，掺杂浓度为5×10¹⁹cm^-3。

根据本方案所述的一种硅基异质结遂穿场效应晶体管结构，其特征在于本征半导体层上的氧化铝介质层厚度为4纳米。

根据本方案所述的一种硅基异质结遂穿场效应晶体管结构，其特征在于栅金属电极为钛钨金属，采用ICP刻蚀的方法在垂直结构侧壁形成金属电极。

根据本方案所述的一种硅基异质结遂穿场效应晶体管结构，其特征在于20纳米厚的N型掺杂的砷化镓层、本征掺杂的砷化镓层和P型掺杂的锑化镓半导体层形成一个垂直台面结构。

有益效果

通过本方发明的实施，本发明可以通过III-V族半导体能带裁剪技术，将源端材料的价带提高，高于漏端材料的价带，从而实现PN结遂穿势垒和遂穿距离的减少，提高器件电子遂穿效率，提高器件的最大饱和电流；另一方面，通过PN结中间加入本征层，降低器件在零偏压下的泄露电流；从而提高器件的电流开关比。

附图说明：

为了全面理解实施例的优势，参考图如下：

图1：本实施例的器件结构。

具体实施例：

下面详细讨论本发明实施例的制造和使用。本实施例仅仅是说明性的，不能用于限制本发明的范围。

本发明提供一种硅基异质结遂穿场效应晶体管结构，具体包括：

一在100纳米厚度的N型掺杂的砷化镓半导体层(101)；

一在N型掺杂的砷化镓层(101)上生长的10纳米厚的本征的砷化镓半导体层(102)；

一在本征的砷化镓层(102)上生长的P型锑化镓半导体层(103)；

一在本征砷化镓半导体层上生长的氧化铝介质层(104)；

一在氧化铝介质层上形成的栅金属电极(105)；

一在P型锑化镓半导体层(103)上形成的源电极(106)；

一在N型掺杂的砷化镓半导体层(101)上形成的漏电极(107)。

在本实施例中，所述的P型锑化镓半导体层(103)厚度为10纳米，掺杂浓度为5×10¹⁹cm^-3。

在本实施例中，所述的本征半导体层上的氧化铝介质层(104)厚度为4纳米。

在本实施例中所述的栅金属电极(105)为钛钨金属，采用ICP刻蚀的方法在垂直结构侧壁形成金属电极。

在本实施例中，20纳米厚的N型掺杂的砷化镓层(101)、本征掺杂的砷化镓层(102)和P型掺杂的锑化镓半导体层(103)形成一个垂直台面结构。

在本实施例中，所述栅介质和栅金属都在台面结构侧面进行生长和沉积。

在本实施例中，所述的P型锑化镓半导体材料上形成的源电极(106)为铂钛金的三层金属。

在本实施例中，所述的N型掺杂的砷化镓半导体层上形成的漏电极(107)为镍锗金体系多层金属。