[发明专利]一种锗基NMOS器件结构

说明书

技术领域

本发明属于微电子制造领域，具体涉及一种应用于15纳米技术节点以后的锗基NMOS器件结构。

背景技术

基于硅的CMOS器件在沟道尺寸进一步缩小时面临着物理和技术挑战，同时硅材料的迁移率不足以满足更快、更低功耗的器件性能的要求。锗材料以其迁移率特性优于硅，集成工艺与硅CMOS技术兼容。可以通过采用锗材料作为沟道，提升CMOS器件的性能。同时由于锗材料的N型欧姆接触电阻率不能满足CMOS技术不断推进的要求，需要进一步优化器件结构，满足在15纳米技术节点以后的CMOS技术的要求。

发明内容

为了解决锗基NMOS器件源漏电阻的难题，本发明提供一种锗基NMOS器件结构，采用锗的鳍状结构确定器件栅长，通过选区外延制作硅锗源漏区，从而在提高沟道迁移率的同时，实现了源漏寄生电阻的降低。本发明提出的器件结构满足15纳米技术节点以后CMOS器件对特征尺寸和寄生的要求。

本发明提出的锗基NMOS器件结构，依次包括：

一掺杂浓度为1×10¹⁸cm^-3的P型锗衬底和衬底上形成的15纳米宽的鳍状结构(101)；

一200纳米厚度的氧化硅隔离层(102)；

一200纳米厚度的硅锗源漏欧姆接触层(103)；

一锗鳍状结构上形成的3纳米厚度的氧化铝介质层(104)；

一在氧化铝介质层上形成的栅金属电极层(105)；

一在硅锗源漏欧姆接触层上形成的源漏金属电极(106)。

在上述方案中，P型掺杂的锗衬底的掺杂浓度与器件栅长尺寸有关，掺杂浓度为1×10¹⁸cm^-3范围内。

在上述方案中，锗鳍状结构的宽度与规定的栅长一致，为15纳米宽。

在上述方案中，硅锗源漏欧姆接触层在氧化硅隔离层与锗鳍状结构之间，采用超高真空化学汽相沉积的方法生长在锗材料上的。

在上述方案中，硅锗源漏欧姆接触层的掺杂类型为N型，掺杂浓度为1×10¹⁹cm^-3。

在上述方案中，栅金属电极为钛/铝金属，厚度为20/200纳米，完全覆盖锗衬底上的鳍状结构。

在上述方案中，氧化硅隔离介质宽度介质、源漏欧姆接触层的宽度和锗鳍状结构的宽度共同决定了器件的宽度。

有益效果

本发明提出的这一锗基NMOS结构，通过制作锗的鳍状结构控制器件栅长，通过控制源漏区域外延生长的硅锗源漏欧姆接触区域的大小控制源漏区域面积；而且，通过硅锗源漏层的使用可以明显改善锗基NMOS器件源漏欧姆接触。本发明可以明显改善锗基NMOS器件在15纳米技术节点以后在CMOS技术中应用的技术难题。

附图说明：

图1为实施例提出的锗基NMOS器件结构图。

图中，101为锗衬底，102为氧化硅；103为硅锗源漏欧姆接触层；104为氧化铝介质；105为栅金属电极；106为源漏金属电极。

具体实施方法

结合附图，通过具体实施例对本发明进行详尽阐述：

本实施例提出一种锗基NMOS器件结构，依次包括：

一掺杂浓度为1×10¹⁸cm^-3的P型锗衬底和衬底上形成的15纳米宽的鳍状结构(101)；

一在锗衬底上形成的200纳米厚度的氧化硅隔离层(102)；

一在锗衬底上形成的200纳米厚度的硅锗源漏欧姆接触层(103)；

一在锗鳍状结构上形成的3纳米厚度的氧化铝介质层(104)；

一在氧化铝介质层上形成的栅金属电极(105)；

一在硅锗源漏欧姆接触层上形成的源漏金属电极(106)。

在本实施例中，15纳米宽的鳍状结构采用金属掩膜刻蚀而成，金属掩膜可以为铂金属。

在本实施例中，二氧化硅介质采用PECVD的方法沉积在锗衬底上，然后采用干法刻蚀的方法刻蚀出源漏区域。干法刻蚀采用ICP刻蚀系统，刻蚀气体为CF4。

在本实施例中，200纳米厚度的硅锗源漏欧姆接触层采用超高真空化学汽相沉积的方法在硅材料上选区外延而成，具有N型重掺杂。

在本实施例中，在锗鳍状结构上形成3纳米氧化铝介质之前，必然要进行清洗和钝化工艺，并在原子层沉积系统中实现生长。

在本实施例中，源漏金属电极采用铝金属。