[发明专利]高压LDMOS晶体管及其制造方法

权利要求书

1.一种半导体器件，包括：

衬底；

栅极，位于所述衬底上方并且具有主部分和位于所述主部分的一端处的延伸部分；

第一掺杂区和第二掺杂区，位于所述衬底中，其中，所述第二掺杂区具有限定所述第二掺杂区的长度的第一边缘以及垂直于所述第一边缘并且限定所述第二掺杂区的长度的第二边缘，其中，所述第一掺杂区和所述第二掺杂区具有相同的导电类型并且被所述栅极隔开；

其中，在垂直于限定在所述第一掺杂区和所述第二掺杂区之间的沟道长度的方向上，所述第一掺杂区的长度大于所述第二掺杂区的长度，

其中，所述栅极的主部分具有垂直于沟道长度并且介于所述第一掺杂区和所述第二掺杂区之间的第一侧壁，其中，所述延伸部分在平行于沟道长度的方向上从所述第一侧壁朝向所述第二掺杂区延伸，并且其中，来自所述第二掺杂区的电子从所述第二掺杂区通过所述第一边缘朝向所述主部分转移，并通过所述第二边缘朝向所述延伸部分转移。

2.根据权利要求1所述的半导体器件，还包括：

第三掺杂区，围绕所述第二掺杂区，其中，所述第三掺杂区和所述第二掺杂区具有相同的导电类型以及所述第三掺杂区的杂质浓度与所述第二掺杂区的杂质浓度不同；以及

第四掺杂区，围绕所述第一掺杂区，所述第四掺杂区的导电类型与所述第一掺杂区的导电类型不同。

3.根据权利要求1所述的半导体器件，还包括：

第三掺杂区，围绕所述第二掺杂区，其中，所述第三掺杂区和所述第二掺杂区具有相同的导电类型以及所述第三掺杂区的杂质浓度与所述第二掺杂区的杂质浓度不同；以及

第四掺杂区，围绕所述第一掺杂区，其中，所述第四掺杂区和所述第一掺杂区具有相同的导电类型，以及所述第四掺杂区的杂质浓度与所述第一掺杂区的杂质浓度不同，

其中，所述第三掺杂区与所述第四掺杂区隔离。

4.根据权利要求1所述的半导体器件，还包括位于所述衬底中且位于所述栅极下方的隔离区。

5.根据权利要求1所述的半导体器件，其中，所述第一掺杂区的所述长度和所述第二掺杂区的所述长度之间的差在从0.3um至1.2um的范围内。

6.根据权利要求1所述的半导体器件，其中，在垂直于所述沟道长度的方向上，所述栅极的长度大于所述第二掺杂区的所述长度。

7.根据权利要求6所述的半导体器件，其中，所述栅极的所述长度和所述第二掺杂区的所述长度之间的差在从0.3um至1.2um的范围内。

8.根据权利要求1所述的半导体器件，其中，所述延伸部分具有平行于所述沟道长度并且从所述主部分的第一侧壁延伸的第一侧壁、平行于所述第一侧壁并且与所述第一侧壁相对的第二侧壁以及平行于所述沟道长度并且连接所述延伸部分的第一侧壁和第二侧壁的第三侧壁。

9.根据权利要求8所述的半导体器件，其中，所述栅极还包括另一延伸部分，其中，所述另一延伸部分沿着平行于所述沟道长度的方向从所述栅极的主部分朝向所述第一掺杂区延伸。

10.一种高压金属氧化物半导体场效应晶体管，包括：

衬底；

栅极，位于所述衬底上方；

第一掺杂区和第二掺杂区，位于所述衬底中，其中，所述第一掺杂区和所述第二掺杂区具有相同的导电类型并且被所述栅极隔开；

其中，所述栅极包括沿着所述第二掺杂区的在平行于限定在所述第一掺杂区和所述第二掺杂区之间的沟道长度的方向上的边缘延伸的延伸部分，所述延伸部分具有第一侧壁、与所述第一侧壁相对并且平行于所述第一侧壁的第二侧壁，以及连接所述第一侧壁和所述第二侧壁并且在垂直于所述沟道长度的方向上延伸的第三侧壁，其中，在施加正电压时，所述高压金属氧化物半导体场效应晶体管被配置为提供电子，所述电子在平行于所述沟道长度的第一方向和垂直于所述沟道长度的第二方向上从所述第二掺杂区流走。