[发明专利]一种非易失性存储器

权利要求书

1.一种非易失性存储器，包括：第一阵列库和第二阵列库，其中，所述第一阵列库和第二阵列库分别包括多个存储器单元，所述第一阵列库耦接第一位线，所述第二阵列库耦接第二位线，当所述第一阵列库和第二阵列库其中之一受控进行读操作时，另一个为进行读操作的阵列库的伪阵列库；

其特征在于，还包括：

预充电电路；

第一选通电路，适于在地址使能信号的作用下，连通所述预充电电路的第一输出端与所述第一位线，并连通所述预充电电路的第二输出端与所述第二位线，以对所述第一位线和第二位线充电；或者，断开所述预充电电路的第一输出端与所述第一位线的连接，以及一并断开所述预充电电路的第二输出端与所述第二位线的连接；

灵敏放大器，其第一输入端耦接所述预充电电路的第一输出端以接收第一电压，其第二输入端耦接所述预充电电路的第二输出端以接收第二电压，所述灵敏放大器适于通过对第一电压和第二电压比较得到比较结果，所述比较结果指示所述第一阵列库或第二阵列库所存储的数据信息；

第二选通电路，适于在第一字线信号和第二字线信号的作用下，控制参考电流流入至所述灵敏放大器的第一输入端和第二输入端其中之一。

2.根据权利要求1所述的非易失性存储器，其特征在于，还包括：

逻辑调整单元，适于根据所述第一字线信号和第二字线信号，对所述灵敏放大器的输出信号进行调整。

3.根据权利要求2所述的非易失性存储器，其特征在于，

当所述参考电流受控注入至所述灵敏放大器的第一输入端时，若所述第一电压大于所述第二电压，所述灵敏放大器输出第一逻辑电平，若所述第一电压小于或等于所述第二电压，所述灵敏放大器输出区别于第一逻辑电平的第二逻辑电平；

当所述参考电流受控注入至所述灵敏放大器的第二输入端时，若所述第一电压大于所述第二电压，所述逻辑调整单元将所述灵敏放大器的输出逻辑调整为所述第二逻辑电平，若所述第一电压小于或等于所述第二电压，所述逻辑调整单元将所述灵敏放大器的输出逻辑调整为所述第一逻辑电平。

4.根据权利要求2所述的非易失性存储器，其特征在于，还包括：缓冲器，适于将经过调整的所述灵敏放大器的输出信号的驱动能力提高。

5.根据权利要求1所述的非易失性存储器，其特征在于，所述第一选通电路包括：

第一选通器，其控制端接收所述地址使能信号，其输入端耦接所述预充电电路的第一输出端，其输出端耦接所述第一位线；

第二选通器，其控制端接收所述地址使能信号，其输入端耦接所述预充电电路的第二输出端，其输出端耦接所述第二位线。

6.根据权利要求5所述的非易失性存储器，其特征在于，所述第一选通器为第一PMOS管，所述第二选通器为第二PMOS管。

7.根据权利要求1所述的非易失性存储器，其特征在于，所述第二选通电路包括：

第三选通器，其控制端接收所述第一字线信号，其输入端接收所述参考电流，其输出端耦接所述灵敏放大器的第一输入端；

第四选通器，其控制端接收所述第二字线信号，其输入端接收所述参考电流，其输出端耦接所述灵敏放大器的第二输入端。

8.根据权利要求7所述的非易失性存储器，其特征在于，

当所述第一字线信号控制所述第三选通器导通时，所述参考电流流入至所述灵敏放大器的第一输入端，所述第一阵列库受控进行读操作；

当所述第二字线信号控制所述第四选通器导通时，所述参考电流流入至所述灵敏放大器的第二输入端，所述第二阵列库受控进行读操作。

9.根据权利要求7所述的非易失性存储器，其特征在于，所述第三选通器为第三PMOS管，所述第四选通器为第四PMOS管。

10.根据权利要求1所述的非易失性存储器，其特征在于，还包括：带隙基准源，适于提供所述参考电流。

11.根据权利要求1至10任一项所述的非易失性存储器，其特征在于，所述非易失性存储器为闪存或EEPROM。