[发明专利]具有划线区域结构的三维半导体装置

说明书

提供了三维(3D)半导体装置。3D半导体装置可以包括：基底，包括芯片区域和划线区域；单元阵列结构，包括三维地布置在基底的芯片区域上的存储器单元；堆叠结构，设置在基底的划线区域上，包括竖直地并交替地堆叠的第一层和第二层；多个竖直结构，沿与基底的顶表面垂直的竖直方向延伸并穿透堆叠结构。

本申请要求于2015年11月25日在韩国知识产权局提交的第10-2015-0165849号韩国专利申请的优先权，该韩国专利申请的内容通过引用其全部内容而以此方式包含于此。

技术领域

本发明构思的实施例涉及三维(3D)半导体装置，更具体地，涉及具有改善的结构稳定性的3D半导体装置。

背景技术

半导体装置已被高度集成，以提供优异的性能和低制造成本。半导体装置的集成度可直接影响半导体装置的成本，这会影响高度集成的半导体装置的需求。传统的二维(2D)或平面半导体装置的集成度会通过单位存储器单元占据的面积来确定。因此，传统的2D半导体装置的集成度会受形成精细图案的技术影响。然而，因为形成精细图案需要昂贵的设备，所以虽然2D半导体装置的集成度持续增加但仍受到限制。因此，已经开发了三维(3D)半导体存储器装置以应对上述限制。

发明内容

本发明构思的实施例可以提供三维(3D)半导体装置，所述3D半导体装置能够防止在锯切基底时集成在芯片区域上的单元阵列结构被损坏。

根据本发明构思的一些实施例，可以提供3D半导体装置。3D半导体装置可以包括：基底，包括芯片区域和划线区域；单元阵列结构，包括三维地布置在基底的芯片区域上的存储器单元；堆叠结构，设置在基底的划线区域上，并且包括竖直地并交替地堆叠的第一层和第二层；多个竖直结构，沿与基底的顶表面垂直的竖直方向延伸并穿透堆叠结构。堆叠结构的侧壁可以与基底的顶表面垂直。

根据本发明构思的一些实施例，可以提供3D半导体装置。3D半导体装置可以包括：基底，包括芯片区域和划线区域；单元阵列结构，包括三维地布置在基底的芯片区域上的多个存储器单元；堆叠结构，设置在基底的划线区域上，并且包括竖直地交替堆叠的第一层和第二层；多个竖直结构，沿与基底的顶表面垂直的竖直方向延伸并穿透堆叠结构。所述堆叠结构可以包括焊盘部分，所述焊盘部分自基底的顶表面在竖直方向上的竖直距离随着自芯片区域在与基底的顶表面平行的方向上的水平距离减小而顺序地减小。

根据本发明构思的一些实施例，可以提供半导体装置。半导体装置可以包括基底，所述基底包括顶表面和与顶表面垂直的侧壁表面。基底的顶表面可以包括：单元阵列区域；坝区域，与单元阵列区域的边界相邻；划线区域，与坝区域的边界相邻。半导体装置可以包括位于基底的顶表面的单元阵列区域上的堆叠结构。堆叠结构可以包括多个绝缘层和设置在绝缘层中的相邻绝缘层之间的多个电极层。半导体装置可以包括位于基底的顶表面的坝区域上的坝图案。坝图案可以在与基底的顶表面基本垂直的竖直方向上延伸。半导体装置可以包括位于基底的顶表面的划线区域上的虚设堆叠结构。虚设堆叠结构可以包括：多个虚设绝缘层，与堆叠结构的所述多个绝缘层中的任一绝缘层对齐；多个牺牲层，设置在虚设绝缘层中的相邻虚设绝缘层之间，并且与堆叠结构的电极层对齐。虚设堆叠结构可以包括与基底的侧壁表面对齐的侧壁表面。半导体装置可以包括位于基底的顶表面的划线区域上的多个虚设竖直结构。所述多个虚设竖直结构可以在与基底的顶表面基本垂直的竖直方向上延伸，并且可以在与基底的顶表面平行且与基底的侧壁表面垂直的第一方向上彼此间隔开。

附图说明

本发明构思将由于附图及随附的具体实施方式而变得更加清楚。

图1是示出其上集成有根据本发明构思的一些实施例的三维(3D)半导体装置的基底的平面图。

图2是图1的部分“A1”的放大图。

图3A、图3B和图3C是示出根据本发明构思的一些实施例的3D半导体装置的单元阵列的示意电路图。