[发明专利]半导体封装及其制造方法

说明书

技术领域

本发明涉及一种封装及其制造方法，尤其涉及一种半导体封装及其制造方法。

背景技术

随着科技发展的日新月异，集成电路(integrated circuits，IC)元件已广泛地应用于我们日常生活当中。一般而言，集成电路的生产主要分为三个阶段：硅晶圆的制造、集成电路的制作及集成电路的封装。

在目前的封装结构中，将小尺寸的芯片以芯片倒装的方式配置于大尺寸的芯片上并通过两者之间的导电凸柱电性连接是一种相当常见的封装型态。然而，在目前的多芯片封装中，小尺寸的芯片的侧面裸露，晶背也常是裸露的，而使得多芯片封装中小尺寸芯片的破裂率(chipping rate)较高。

发明内容

本发明提供一种半导体封装，其具有较低的破裂率。

本发明提供多种半导体封装的制造方法，其可制造出上述的半导体封装。

本发明的一种半导体封装，包括第一芯片、第二芯片、多个第一导电凸块、多个第二导电凸块及底胶。第一芯片包括第一主动面，其中第一主动面包括芯片接合区、多个位于芯片接合区内的第一内接点以及多个位于芯片接合区外的第一外接点。第二芯片倒装于(flip on)第一芯片的芯片接合区处，且包括第二主动面及连接于第二主动面的多个第二芯片侧面，其中第二主动面包括多个第二接点。这些第一导电凸块配置于这些第一外接点上。这些第二导电凸块位于这些第一内接点与这些第二接点之间，各第一内接点分别通过对应的第二导电凸块与对应的第二接点电性连接。底胶位在第一主动面上且包覆这些第二导电凸块、至少局部的各第二芯片侧面及至少局部的各第一导电凸块。

在本发明的一实施例中，上述的底胶包括封模底胶(molded underfill，MUF)，封模底胶包覆全部的这些第二芯片侧面。

在本发明的一实施例中，上述的第二芯片还包括相对于第二主动面的晶背，晶背被封模底胶覆盖，或者晶背外露于封模底胶。

在本发明的一实施例中，上述的半导体封装还包括多个焊件，这些第一导电凸块外露于封模底胶，这些焊件配置于封模底胶上且连接于这些第一导电凸块，其中各焊件包括焊球、焊帽或焊层。

在本发明的一实施例中，上述的这些第一导电凸块的高度大于或等于第二芯片的晶背至第一内接点之间的距离。

在本发明的一实施例中，上述的半导体封装还包括多个焊球及保护层，这些焊球配置于这些第一导电凸块上，各第一导电凸块为球底金属层(UBM)，封模底胶包覆局部的各焊球。保护层配置于第一芯片的第一主动面上，保护层包括至少对应于芯片接合区的一开口，且这些第一内接点与这些第一外接点外露于保护层。

在本发明的一实施例中，上述的第二芯片还包括相对于第二主动面的晶背，第二芯片的晶背至第一内接点之间的距离大于各第一导电凸块的高度，且各第一导电凸块的高度大于各第二导电凸块的高度。

在本发明的一实施例中，上述的各焊球凸出于封模底胶的高度为焊球的高度的0.5倍至0.8倍之间。

在本发明的一实施例中，上述的半导体封装还包括一保护层，配置于第一芯片的第一主动面上，这些第一内接点与这些第一外接点外露于保护层，保护层包括对应于芯片接合区的一开口，底胶包括一内底胶，内底胶位在第一芯片的芯片接合区与第二芯片之间，封模底胶包覆内底胶。

在本发明的一实施例中，上述的半导体封装还包括保护层，配置于第一芯片的第一主动面上的这些第一外接点所环绕的虚拟范围以外的区域，底胶包覆第二芯片的局部的各第二芯片侧面及局部的这些第一导电凸块，各第一导电凸块为焊球。

本发明的一种半导体封装的制造方法，包括：提供晶圆，包括阵列排列的多个第一芯片，其中各第一芯片包括第一主动面，第一主动面包括芯片接合区、多个位于芯片接合区内的第一内接点以及多个位于芯片接合区外的第一外接点；配置多个第一导电凸块于这些第一外接点上；倒装多个第二芯片于这些第一芯片的这些芯片接合区，其中各第二芯片包括第二主动面及连接于第二主动面的多个第二芯片侧面，各第二主动面包括多个第二接点，各第二主动面面对第一主动面且这些第二接点电性连接于这些第一内接点；进行模制(molding)底胶工艺，以在第一主动面上形成封模底胶，其中封模底胶包覆这些第一导电凸块及这些第二芯片；对封模底胶进行研磨工艺，而使这些第一导电凸块外露；配置多个焊件于这些第一导电凸块上以形成多个半导体封装；以及进行切割工艺，以使这些半导体封装彼此分离。

在本发明的一实施例中，上述的各焊件包括焊球、焊帽或焊层。