[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明涉及一种半导体结构，包括在一重布线层(redistribution layer，RDL)中的导线，多个凸出部设置至少在该导线的一部分上方且与设置在该导线或环绕该导线的保护件上方的连接件交界。

背景技术

半导体装置对于许多现代应用而言是很重要的。随着电子技术的进展，半导体装置的尺寸越来越小，功能越来越强大，且整合的电路数量越来越多。由于半导体装置的尺度微小化，晶圆级晶片尺度封装(wafer level chip scale packaging，WLCSP)已广泛地应用于制造半导体装置。在此等微小半导体装置内，实施许多制造步骤。

然而，微型化尺度的半导体装置的制造技术变得越来越复杂。制造半导体装置的复杂度增加可造成缺陷，例如电互连不良、发生破裂、或元件脱层(delamination)。因此，修饰结构与制造半导体装置有许多挑战。

上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本案的任一部分。

发明内容

本公开提供一种半导体结构，包含：一基板，包括一第一表面及一第二表面，该第二表面与该第一表面相对；一接垫，设置在该第一表面上方；一第一保护件，设置在该第一表面上方且部分覆盖该接垫；以及一重布线层(redistribution layer，RDL)，设置在该第一保护件上方，且包括一导线及一第二保护件，该导线延伸在该第一保护件上方，该第二保护件部分覆盖该导线；其中该导线包括一插塞部以及一焊座部，该插塞部与该接垫耦合且在该第一保护件内朝该接垫延伸，该焊座部延伸在该第一保护件上方，该焊座部包括多个第一凸出部，向远离该第一保护件的方向凸出。

在本公开的实施中，该第二保护件暴露该等第一凸出部。

在本公开的实施中，该半导体结构进一步包含一导电元件，设置在该基板与该导线的该焊座部之间。

在本公开的实施中，该焊座部包括多个第二凸出部，朝该基板凸出且被该第一保护件环绕。

在本公开的实施中，该等第一凸出部设置在该等第二凸出部上方。

在本公开的实施中，该等第一凸出部分别垂直对准该等第二凸出部。

在本公开的实施中，该等第一凸出部分别插置在该等第二凸出部之间。

在本公开的实施中，该半导体结构进一步包含一连接件，设置在该焊座部上方。

在本公开的实施中，该连接件与该等第一凸出部交界。

在本公开的实施中，该等第一凸出部凸伸至该连接件中。

在本公开的实施中，该等第一凸出部被该第二保护件环绕。

本公开另提供一种半导体结构的制造方法，包含：提供一基板；设置一接垫在该基板上方；设置一第一保护件在该基板上方，以部分覆盖该接垫；设置一导电材料在该第一保护件及该接垫上方，以形成一电连接至该接垫的导线；设置一第二保护件在该第一保护件上方，以部分覆盖该导线；以及形成多个第一凸出部在该该第二保护件暴露出的导线上方。

在本公开的实施中，该等第一凸出部通过蚀刻、激光剥蚀、钻孔或电镀工艺形成。

在本公开的实施中，该制造方法进一步包含：设置一图案化掩模在该导线上方，该图案化掩模包括多个开口；设置该导电材料在该等开口内，以形成该等第一凸出部；以及移除该图案化掩模。

在本公开的实施中，该制造方法进一步包含：设置一图案化掩模在该第一保护件上方，该图案化掩模包括多个开口；部分移除该图案化掩模暴露出的该第一保护件，以形成多个凹槽在该第一保护件上方；移除该图案化掩模；以及设置该导电材料在该等凹槽内，以形成多个从该导线朝该基板凸出的第二凸出部。

在本公开的实施中，该制造方法进一步包含设置一连接件在该第二保护件暴露出且环绕该等第一凸出部的导线上方。

在本公开的实施中，该导电材料通过电镀或溅镀工艺形成。

在本公开的实施中，该制造方法进一步包含设置一导电件在该基板上方。

本公开另提供一种半导体结构，包含：一基板，包括一导电通路；一第一保护件，设置在该基板上方且暴露该导电通路的一部分；一导线，设置在该第一保护件上方且电连接至该导电通路；以及一第二保护件，设置在该导线上方且暴露该导线的一部分；其中该第二保护件暴露出的该导线的该部分包括多个第一凸出部，该等第一凸出部向远离该第一保护件的方向凸出。

在本公开的实施中，该导线包括多个第二凸出部，该等第二凸出部向该基板凸出且被该第一保护件环绕。