[发明专利]中介物、其半导体封装及其半导体封装的制备方法

说明书

技术领域

本公开涉及一种实质上无导电贯穿插塞的中介物(interposer)、具有该中介物的半导体封装以及具有该中介物的半导体封装的制备方法。

背景技术

集成电路(IC)结构的封装技术已经持续发展以符合微小化与安装信赖度的要求。近来，随着电性与电子产品的微小化与高功能性的需求，此一技术领域中已公开各种封装技术。为了增加封装结构的密度，需要将多个晶粒封装于相同的封装结构中。为了容纳多个半导体晶粒，一般使用中介物接合集成电路晶粒，并且中介物与半导体晶粒的组装结构被视为单一结构。

封装技术可涉及堆叠多个半导体晶粒以达到半导体装置的高阶整合。因此，贯穿硅插塞(简称为TSV)与中介物用以提供堆叠的半导体晶粒的电气连接。通过该等方法，半导体晶粒之间的空间距离缩小且半导体封装的尺寸缩小，同时改良半导体封装的电性效能与操作频率。

上文的「现有技术」说明仅提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本案的任一部分。

发明内容

本公开提供一种实质上无导电贯穿插塞的中介物(interposer)、具有该中介物的半导体封装以及具有该中介物的半导体封装的制备方法。

本公开提供一种半导体封装的中介物。在本公开的实施例中，该中介物包括一基板部与位于该基板部上的一壁部；该基板部具有一第一侧、一第二侧、以及位于该第一侧与该第二侧之间的一电互连结构，其中该基板部实质上无导电贯穿插塞；以及该壁部位于该第一侧并且定义一开口，其局部暴露该电互连结构。

本公开另提供一种半导体封装。在本公开的实施例中，该半导体封装包括一中介物以及接合至该中介物的至少一第一半导体晶粒。在本公开的实施例中，该中介物包括一基板部与位于该基板部上的一壁部；该基板部具有一第一侧、一第二侧、以及位于该第一侧与该第二侧之间的一电互连结构，其中该基板部实质上无导电贯穿插塞；以及该壁部位于该第一侧并且定义一开口，其局部暴露该电互连结构。在本公开的实施例中，该至少一第一半导体晶粒位于该中介物的该开口中。

在本公开的实施例中，该电互连结构包括至少一第一导电终端，位于该第一侧；至少一第二导电终端，位于该第二侧；以及至少一导线，电连接该至少一第一导电终端与该至少一第二导电终端。

在本公开的实施例中，该基板部与该壁部由不同材料形成。

在本公开的实施例中，该壁部包括一中间层，位于该基板部上；以及一强化件，位于该中间层上。

在本公开的实施例中，该中介物包括多个第三导电终端，以及该壁部的顶部的介电材料分隔该多个第三导电终端。

在本公开的实施例中，该壁部具有一第三侧，位于该基板部的该第一侧上方；该壁部具有至少一导电贯穿插塞，贯穿该壁部。

在本公开的实施例中，该中介物还包括至少一第三导电终端，位于该第三侧，其中该至少一导电贯穿插塞电连接该至少一第三导电终端至该电互连结构。

在本公开的实施例中，该半导体封装还包括至少一第二半导体晶粒，接合至该至少第三导电终端，其中该至少一第二半导体晶粒位于该至少一第一半导体晶粒上方。

在本公开的实施例中，该半导体封装还包括一物件，接合至该中介物的该第二侧。

本公开另提供一种半导体封装的制备方法。在本公开的实施例中，该半导体封装的制备方法包括：提供一中介物以及接合至少一第一半导体晶粒至该中介物。在本公开的实施例中，该中介物包括一基板部以及位于该基板部上的一壁部；该基板部具有一第一侧、一第二侧、以及位于该第一侧与该第二侧之间的一电互连结构，其中该基板部实质上无导电贯穿插塞；该壁部位于该第一侧并且定义局部一开口，其暴露该第一侧。在本公开的实施例中，该至少一第一半导体晶粒位于该中介物的该开口中。

在本公开的实施例中，提供一中介物的步骤包括：形成电互连结构于该基板部的一前侧；以及自该基板部的该前侧的一对侧进行一蚀刻工艺，以形成定义该开口的该壁部。

在本公开的实施例中，提供一中介物的步骤包括：形成该电互连结构于该基板部的一前侧；自该基板部的该前侧的一对侧薄化该基板部，以暴露该电互连结构；形成一中间层于该基板部的该对侧；以及形成该壁部于该中间层上，该壁部定义该开口，其局部暴露该第一侧。

在本公开的实施例中，提供一中介物的步骤包括：形成至少一导电贯穿插塞，贯穿该壁部。