[发明专利]薄膜倒装芯片封装结构

说明书

技术领域

本发明涉及一种封装结构，尤其涉及一种薄膜倒装芯片封装结构。

背景技术

随着半导体技术的改良，使得液晶显示器具有低的消耗电功率、薄型量轻、解析度高、色彩饱和度高、寿命长等优点，因而广泛地应用在移动电话、笔记本电脑或桌上型电脑的液晶屏幕及液晶电视等与生活息息相关的电子产品。其中，显示器的驱动芯片(driver IC)更是液晶显示器不可或缺的重要元件。应液晶显示装置驱动芯片各种应用的需求，一般是采用卷带自动接合(tape automatic bonding，TAB)封装技术进行芯片封装，薄膜倒装芯片(Chip-On-Film，COF)封装结构便是其中一种被广泛应用的卷带自动接合技术的封装结构。

薄膜倒装芯片封装结构是以倒装芯片接合方式将芯片接合至可挠性线路基板上，使芯片上的凸块对应接合可挠性线路基板上的引脚。然而，目前在芯片和可挠性线路基板上并没有显示图形或影像来供机台计算判断芯片与可挠性线路基板之间的接合角度及位置，导致芯片与可挠性线路基板之间的接合精度较差，难以精准地将可挠性线路载板的各引脚配置于对应的凸块的中央。甚至，还可能因为芯片偏移而导致引脚连接凸块不完全、未连接到凸块或是连接到错误的凸块。

发明内容

本发明提供一种薄膜倒装芯片封装结构，其可精准地将芯片的凸块接合于可挠性线路载板的引脚上。

本发明的一种薄膜倒装芯片封装结构，包括可挠性线路载板及芯片。可挠性线路载板包括可挠性基板及配置于可挠性基板上的线路结构，可挠性基板包括芯片接合区，其中线路结构包括多个引脚及至少一个虚引脚，其中各引脚具有位于芯片接合区内的内引脚部，至少一个虚引脚具有位于芯片接合区内的对位图案。芯片包括多个凸块及至少一个虚凸块，芯片配置于芯片接合区内，使这些凸块分别连接这些内引脚部，至少一个虚引脚的对位图案对应至少一个虚凸块，且对位图案在芯片上的正投影环绕至少一个虚凸块且与至少一个虚凸块的边缘存在间隙。

基于上述，本发明的薄膜倒装芯片封装结构通过在芯片上设置虚凸块，且在可挠性线路载板上配置虚引脚，虚引脚具有位于芯片接合区内的对位图案，使对位图案对应于虚凸块，因此，在进行内引脚接合工艺以将芯片接合于可挠性线路载板时，本发明的薄膜倒装芯片封装结构藉由可挠性线路载板上虚引脚的对位图案对准芯片的虚凸块，使对位图案在芯片上的正投影环绕虚凸块且与虚凸块的边缘存在间隙，利用对位图案与虚凸块之间存在的间距，可供生产设备有效计算接合角度和位置的正确性，以确认芯片接合于可挠性线路载板上正确的位置，而使芯片的凸块能够精准地连接于可挠性线路载板上的内引脚部。此外，现场作业人员也能因此更容易判断引脚与凸块之间的接合精度，有效提升接合品质。

附图说明

图1是依照本发明的一实施例的一种薄膜倒装芯片封装结构的局部俯视示意图；

图2是图1的薄膜倒装芯片封装结构隐藏可挠性基板的局部仰视示意图；

图3是图2的局部放大示意图；

图4是图1的局部剖面示意图；

图5是依照本发明的另一实施例的一种薄膜倒装芯片封装结构隐藏可挠性基板的仰视示意图；

图6至图8分别是本发明的其他实施例的多种薄膜倒装芯片封装结构隐藏可挠性基板的局部仰视示意图。

附图标记：

100、100a：薄膜倒装芯片封装结构；

110：可挠性线路载板；

111：可挠性基板；

112：芯片接合区；

113：线路结构；

114：输入端引脚；

114a：输入端内引脚部；

116：输出端引脚；

116a：输出端内引脚部；

118：虚引脚；

119、119b、119c、119d：对位图案；

120：芯片；

122：输入端凸块；

123：输出端凸块；

124、124a、124b：虚凸块；

130：封装胶体；

C1、C2、C3、C4：角落；

D：最小距离；

D_min：最小距离的最小值；

G：间隙；

LS1、LS2：长边；

SS1、SS2：短边。

具体实施方式