[发明专利]具有嵌入式电子装置的多个平面的封装装置

说明书

技术领域

本公开大体涉及电子装置封装，并且更具体地，涉及电子装置的扇出晶片级封装。

背景技术

扇出晶片级封装(FO-WLP)过程通常引起在管芯封装的表面上的再分布层形成，该管芯封装包括一个或多个微电子装置被嵌入在其中的模制封装体。例如，FO-WLP过程可被用于生产封装内系统(SIP)类型的装置，其中，多个微电子装置，例如承载IC的半导体管芯、微机电系统(MEMS)、光学装置、无源电子组件等等被嵌入在既紧凑又结构稳固的单个封装中。

在FO-WLP装置中，再分布层提供在位于嵌入式微电子装置上的接触垫和接触阵列，例如在已完成的FO-WLP封装的表面上形成的球栅阵列之间的电互连。以此方式，再分布层允许接触垫具有相对紧密的垫到垫间隔或间距，同时又提供比较大的表面积，接触阵列可以被分布或扇出在该表面积上。为产生再分布层，一层或多层的电介质或钝化材料被初始沉积在嵌入式微电子组件上并覆盖接触垫。在一种常规方法中，单独通孔被穿过电介质层蚀刻以暴露每个接触垫的一部分，接着金属插塞或其它导体在每个通孔中形成以提供与该接触垫的欧姆接触，且接着形成与每个导体接触的电路或互连线。

常规的FO-WLP装置包括嵌入在模制封装体内部的仅单面的微电子装置。因此，在对微电子组件的小型化限制的情况下，增加嵌入式组件的数量或复杂度产生FO-WLP装置占用面积的增加。随着减少而不是增加装置占用面积的始终存在的需要，进一步提高在FO-WLP装置中的装置密度是合乎需要的。

发明内容

具有互连层的封装半导体结构。封装半导体结构另外包括在互连层的第一主表面上的第一微电子装置。封装半导体结构另外包括具有空腔的基板，其中，该空腔由垂直部分和水平部分限定，其中，该垂直部分围绕第一微电子装置，该水平部分在该第一微电子装置上面，并且该第一微电子装置在该水平部分和该互连层的第一主表面之间，使得该第一装置在该空腔中。封装半导体结构另外包括附接到基板的水平部分的第二微电子装置。封装半导体结构另外包括包封剂，该包封剂在互连层上并且围绕第一微电子装置、基板和第二微电子装置，使得该基板被嵌入在该包封剂中。封装半导体结构可具有第二微电子装置在空腔中的另外特性。封装半导体结构可具有水平部分在第一微电子装置和第二微电子装置之间的另外特性。封装半导体结构可具有水平部分具有开口的另外特性。封装半导体结构可具有第二微电子装置在邻接开口的水平部分上的另外特性。封装半导体结构可具有另外特性，即：基板具有第二空腔，其中，第二微电子装置在第二空腔中以及水平部分在第一空腔和第二空腔之间。封装半导体结构可具有另外特性，即：基板包括在互连层上的第一内插层，该第一内插层具有围绕第一微电子装置的开口，该开口限定空腔的至少一部分，以及第二内插层，其包括该基板的水平部分。封装半导体结构可另外包括在第一内插层和第二内插层之间的多个导电互连件。封装半导体结构可另外包括在基板的垂直部分上的多个互连件，其中，包封剂暴露该多个互连件中的每个互连件的一部分。封装半导体结构可另外包括附接到每个互连件的部分的第三微电子装置。封装半导体结构可另外包括在互连层的第二主表面上的第二多个互连件。封装半导体结构可另外包括第三微电子装置，其中，第三微电子装置在水平部分与第二微电子装置被附接到的表面相反的表面上。