[发明专利]静态随机存取存储器装置

说明书

一种静态随机存取存储器装置包括第一晶体管、第二晶体管及第三晶体管，所述第一晶体管、第二晶体管及第三晶体管分别用作通门晶体管、下拉晶体管及上拉晶体管。每一晶体管的沟道区可包括垂直堆叠在衬底上的多个半导体片材。用作第一晶体管的沟道区及第二晶体管的沟道区的半导体片材可具有比用作第三晶体管的沟道区的半导体片材大的宽度。

相关申请的交叉参考

本案主张在2016年1月4日在韩国知识产权局提出申请的韩国专利申请第10-2016-0000491号的优先权，所述韩国专利申请的公开内容全文并入本案供参考。

技术领域

本发明涉及半导体装置，且具体来说，涉及包括用作沟道区的多个片材的静态随机存取存储器(SRAM)装置。所述沟道区具有依赖于晶体管类型的宽度。

背景技术

一般来说，静态随机存取存储器装置包括两个通门晶体管(pass-gatetransistor)、两个下拉晶体管(pull-down transistor)、以及两个上拉晶体管(pull-uptransistor)。尽管这些晶体管可包含在同一静态随机存取存储器装置中，但对于这些晶体管的技术要求可不相同。举例来说，由于操作上拉晶体管所需的驱动电流量小于通门晶体管及下拉晶体管所需的驱动电流量，因此上拉晶体管的沟道区不需要具有与其他晶体管的沟道区相同的结构或大小。此外，当上拉晶体管被制作为具有与其他晶体管相同的沟道区时，会导致静态随机存取存储器装置遭受泄漏电流的增加以及存储单元单位占用面积的不必要增加。

发明内容

本发明概念的某些实施例提供一种包括多个半导体片材的静态随机存取存储器装置，所述多个半导体片材用作晶体管的沟道区且具有依赖于晶体管类型的宽度。

根据本发明概念的某些实施例，一种静态随机存取存储器装置可包括：衬底，包括第一NMOS区、PMOS区及第二NMOS区；第一晶体管，包括在所述第一NMOS区上在第一方向上延伸的第一栅极结构、在所述第一NMOS区中位于所述第一栅极结构的相对侧上的第一源极区/漏极区以及将所述第一源极区/漏极区彼此连接且在所述第一方向上具有第一宽度的第一多个半导体片材；第二晶体管，包括在所述第一NMOS区上在所述第一方向上延伸的第二栅极结构、在所述第一NMOS区中位于所述第二栅极结构的相对侧上的第二源极区/漏极区以及将所述第二源极区/漏极区彼此连接且在所述第一方向上具有所述第一宽度的第二多个半导体片材；以及第三晶体管，包括在所述PMOS区上在所述第一方向上延伸的第三栅极结构、在所述PMOS区中位于所述第三栅极结构的相对侧上的第三源极区/漏极区以及将所述第三源极区/漏极区彼此连接且在所述第一方向上具有第二宽度的第三多个半导体片材。所述第一宽度可大于所述第二宽度。

根据本发明概念的某些实施例，一种静态随机存取存储器装置可包括：衬底，包括第一NMOS区、PMOS区及第二NMOS区；第一晶体管，包括在所述第一NMOS区上在第一方向上延伸的第一栅极结构、在所述第一NMOS区中位于所述第一栅极结构的相对侧上的第一源极区/漏极区以及将所述第一源极区/漏极区彼此连接且在所述第一方向上具有第一宽度的第一多个半导体片材；第二晶体管，包括在所述第一NMOS区上在所述第一方向上延伸的第二栅极结构、在所述第一NMOS区中位于所述第二栅极结构的相对侧上的第二源极区/漏极区以及将所述第二源极区/漏极区彼此连接且在所述第一方向上具有第二宽度的第二多个半导体片材；以及第三晶体管，包括在所述PMOS区上在所述第一方向上延伸的第三栅极结构、在所述PMOS区中位于所述第三栅极结构的相对侧上的第三源极区/漏极区以及将所述第三源极区/漏极区彼此连接且在所述第一方向上具有第三宽度的第三多个半导体片材。所述第二宽度可大于所述第一宽度及所述第三宽度。

附图说明

结合附图阅读以下简要说明将会更清楚地理解示例性实施例。所述附图代表本文中所阐述的非限制性示例性实施例。

图1是根据本发明概念某些实施例的静态随机存取存储单元的等效电路图。