[发明专利]半导体器件及其制造方法有效
申请号: | 201610983600.3 | 申请日: | 2016-11-09 |
公开(公告)号: | CN107026203B | 公开(公告)日: | 2021-05-04 |
发明(设计)人: | 千大焕;郑永均;周洛龙;朴正熙;李钟锡 | 申请(专利权)人: | 现代自动车株式会社 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/04 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 陈鹏;李静 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
本公开涉及半导体器件及其制造方法。一种半导体器件包括:第一n‑型层和第二n‑型层,顺次布置在n+型碳化硅基板的第一表面上;第一沟槽和第二沟槽,布置在第二n‑型层处并且彼此分隔开;p型区域,围绕第一沟槽的侧表面和下表面;n+型区域,布置在p型区域和第二n‑型层上;栅极绝缘层,布置在第二沟槽中;栅电极,布置在栅极绝缘层上;氧化层,布置在栅电极上;源电极,布置在氧化层和n+型区域上且布置在第一沟槽中;以及漏极,布置在n+型碳化硅基板的第二表面处。
相关申请的交叉引证
本申请要求于2015年12月14日提交至韩国知识产权局的韩国专利申请第10-2015-0178095号的优先权的权益,通过引证方式将其全部内容结合于此。
技术领域
本公开内容涉及包括碳化硅(SiC)的半导体器件及其制造方法。
背景技术
功率半导体器件通常需要低导通电阻或者低饱和电压来减小当大量电流流动时的导电状态下的功率损耗。此外,功率半导体器件需要在其PN结处经受反向高压的特征,当功率半导体器件关闭或者当开关断开时,反向高压可能被施加至功率半导体器件的相对端以使功率半导体器件具有高击穿电压的特征。
当基本上满足电气条件和物理条件的各种功率半导体器件被封装为一个模块中时,封装模块中所包括的半导体器件的数目及其电气规范可以根据系统要求的条件而改变。
通常,三相功率半导体模块被用于生成驱动电动机的洛仑兹力(Lorentz force)。即,三相功率半导体模块控制施加至电动机的电流和功率,使得确定电动机的驱动状态。
虽然这种三相半导体模块中已包括并使用常规的硅绝缘栅双极晶体管(IGBT)和硅二极管,但是三相半导体模块近年来趋向于包括碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)和碳化硅二极管以使其中的功率消耗最小化并且提高其切换速度。
当硅IGBT或者碳化硅MOSFET被连接至单独的二极管时,需要多条导线用于连接。因为由于存在多条导线而出现寄生电容和电感,所以模块的切换速度可能降低。
在该背景技术部分中公开的以上信息仅仅是用于增强对本发明背景技术的理解,并且因此它可能包含不构成对于本领域普通技术人员而言在本国中已经已知的现有技术的信息。
发明内容
本公开内容致力于提供执行MOSFET操作和二极管操作的碳化硅半导体器件。
根据本公开内容的实施方式,半导体器件包括:第一n-型层和第二n-型层,顺次布置在n+型碳化硅基板的第一表面上;第一沟槽和第二沟槽,布置在第二n-型层处并且彼此分隔开;p型区域,围绕第一沟槽的侧表面和下表面;n+型区域,布置在p型区域和第二n-型层上;栅极绝缘层,布置在第二沟槽中;栅电极,布置在栅极绝缘层上;氧化层,布置在栅电极上;源电极,布置在氧化层以及n+型区域上并且布置在第一沟槽中;以及漏极,布置在n+型碳化硅基板的第二表面处。
第二n-型层的掺杂浓度可以不同于第一n-型层的掺杂浓度(dopingconcentration)。
第二n-型层可以布置在第二沟槽与p型区域之间。
半导体器件可以进一步包括p+型区域,该p+型区域布置在第一沟槽的下表面与p型区域之间。
源电极可以接触被布置在第一沟槽下面的p+型区域。
源电极和漏极可包括欧姆金属(ohmic metal)。
第二n-型层的掺杂浓度可以等于第一n-型层的掺杂浓度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于现代自动车株式会社,未经现代自动车株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610983600.3/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类