[发明专利]一种具有良好抗静电击穿能力的薄膜晶体管

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种薄膜晶体管。

背景技术

薄膜晶体管(Thin-Film Transistors，TFT)是场效应晶体管的一种，其制作方法是在衬底基板上沉积各种功能薄膜叠加而成，如绝缘层、半导体层及金属电极层。薄膜晶体管是液晶和有源矩阵有机发光二极管显示器的核心部件，其对显示器件的工作性能起到至关重要的作用。

薄膜晶体管制造工艺过程中通常会使得各金属电极聚集大量电荷，而TFT阵列基板上的栅金属层和源/漏金属层之间被栅绝缘层隔开，从而两个金属层之间极容易因为电荷的聚集而形成电势差，从而使得TFT阵列基板容易发生静电击穿现象，导致产品良率降低。

发明内容

本发明目的是提供一种具有良好抗静电击穿能力的薄膜晶体管。

为实现上述目的，本发明采用以下技术手段：

一种具有良好抗静电击穿能力的薄膜晶体管，包括基板、设置在基板上的栅极、设置在基板上且覆盖栅极的栅绝缘层、在栅绝缘层表面上的半导体层、以及设置在半导体层表面的源级和漏级，且源极与漏极相对设置，栅绝缘层中形成第一高阻区，电导率低于栅绝缘层，且第一高阻区横穿栅绝缘层；半导体层中形成第二高阻区，电导率低于半导体层，且第二高阻区横穿半导体层。

优选的，栅绝缘层材料为氮化硅、氧化硅或者氮氧化硅。

优选的，第一高阻区形成在栅绝缘层中部，第一高阻区材料与栅绝缘层同为氮化硅，且包含N-H键、Si-H键键结，但是第一高阻区N-H键、Si-H键含量小于栅绝缘层N-H键、Si-H键含量。

优选的，第一高阻区形成在栅绝缘层上部，第一高阻区材料与栅绝缘层同为氮化硅，且包含N-H键、Si-H键，但是第一高阻区N-H键、Si-H键含量小于栅绝缘层N-H键、Si-H键含量。

优选的，半导体层材料为氧化铟镓锌。

优选的，第二高阻区形成在半导体层中部。

优选的，第二高阻区材料为氧化镓锌。

优选的，源极以及漏极与半导体层之间形成氧化镓锌层。

优选的，氧化镓锌层由多层镓含量不同的氧化镓锌分层组成，镓含量沿着由半导体层至源极以及漏极侧方向逐渐增多。

优选的，栅极、源极以及漏极材料为Cr、W、Ti、Ta、Mo、Al、Cu等金属或其合金。

相对于现有技术，本发明具有以下优点：

本发明通过在栅绝缘层中形成第一高阻区，使得静电释放时，栅绝缘层中电流横向扩散，增加薄膜晶体管在制造过程中的抗静电击穿能力，在半导体层中形成第二高阻区，使得静电释放时，半导体层中电流横向扩散，增加薄膜晶体管在制造过程中的抗静电击穿能力，栅绝缘层与半导体层共同形成高阻区，两个方向相互促进，共同抑制栅极与源极以及漏极间因电势差而产生的静电释放，进一步提高薄膜晶体管在制造过程中的抗静电击穿能力。

附图说明

图1为本发明实施例1的结构示意图；

图2为本发明实施例1的结构示意图；

图3为本发明实施例1的结构示意图；

图4为本发明实施例1的结构示意图；

图5为本发明实施例1的结构示意图。

其中，附图标记说明如下：

10：基板；20：栅极；30：栅绝缘层；40：半导体层；50：源级；60：漏级；31：第一高阻区；41：第二高阻区；70：氧化镓锌层；71：氧化镓锌第一分层；72：氧化镓锌第二分层；73：氧化镓锌第三分层

具体实施方式

下面结合附图以及实施例对本发明进行介绍，实施例仅限于对本发明进行解释，并没有对本发明有任何限定作用。

实施例1

见图1所示，一种具有良好抗静电击穿能力的薄膜晶体管，包括基板10、设置在基板上的栅极20、设置在基板上且覆盖栅极的栅绝缘层30、在栅绝缘层表面上的半导体层40、以及设置在半导体层表面的源级50和漏级60，且源极50与漏极60相对设置，栅绝缘层30中形成第一高阻区31，电导率低于栅绝缘层30，且第一高阻区31横穿栅绝缘层30；半导体层40中形成第二高阻区41，电导率低于半导体层40，且第二高阻区41横穿半导体层40。