[发明专利]使用多个金属层的转接板传输线

说明书

一种转接板包括传输线，其由多个金属层形成，所述金属层正交于由在其上安装转接板的基底的主表面形成的平面以堆栈安置。使用多个金属层以形成传输线导致每一个传输线具有至少等于传输线的宽度的高度或厚度。通过使用多个金属层，可以形成具有超过两倍或超过三倍传输线的宽度的高度或厚度的传输线。

背景技术

为了提高处理效率、降低功耗并实现较小占用面积，处理系统可形成为三维(3D)集成电路(IC)。在此IC中，多个管芯可垂直地堆栈并且硅通孔(TSV)用于形成管芯之间的连接。因此，例如，一组存储器管芯可堆栈在逻辑管芯上方，其中逻辑管芯包括形成中央处理单元(CPU)或图形处理单元(GPU)的电路。以堆栈布置管芯会在实现处理系统的较小占用面积的同时以相对低的功率促进管芯之间的有效通信。然而，这种“全堆栈”布置可具有可负面地影响处理系统的性能的限制(例如，散热)。为了解决这些限制，一些处理系统使用3DIC架构，其中逻辑管芯相对于存储器管芯的堆栈而横向安置，其中逻辑管芯与存储器管芯的堆栈两者安装在转接板管芯的顶部上。转接板管芯包括一组传输线以将逻辑管芯的输入/输出(I/O)接口连接到存储器管芯。然而，为了维持充足的信号保真度，常规传输线设计可占据大量面积并不良地增大IC的占用面积。

附图说明

可较好地理解本公开，并且对于本领域的技术人员来说，通过参照附图，本公开的许多特征和优点将变得明显。相同附图标记在不同附图中的使用指示类似或相同项目。

图1是根据一些实施方案的集成电路装置的框图，其中所述集成电路装置包括转接板，而转接板并有使用多个金属层的传输线。

图2是根据一些实施方案的图1的传输线的横截面。

图3是根据一些其它实施方案的图1的传输线的横截面。

图4是根据又一些其它实施方案的图1的传输线的横截面。

图5是根据一些实施方案的形成具有多个金属层的转接板的传输线的方法的流程图。

具体实施方式

图1到图5图示用于使用具有传输线的转接板的技术，所述传输线由多个金属层形成，所述金属层正交于由在其上安装转接板的基底的主表面形成的平面来以堆栈安置。使用多个金属层以形成传输线会导致每一个传输线具有至少等于传输线的宽度的高度或厚度。在一些实施方案中，通过使用多个金属层，可以形成具有超过两倍或超过三倍传输线的宽度的高度或厚度的传输线。传输线因此在维持相对小的占用面积的同时支持提高的信号保真度(包括针对相对高速的信号)。相比本文所述的技术，常规转接板设计使用由单个金属层形成的传输线。为了实现良好的信号保真度，常规设计增大单个金属层的宽度。宽度的增大需要转接板的宽度的相应增大，从而增大包括转接板的IC的总占用面积。

图1图示根据一些实施方案的集成电路(IC)的框图，其中所述集成电路(IC)包括转接板，而转接板并有使用多个金属层的传输线。在所图示的实例中，IC包括逻辑管芯102、存储器管芯104、105和106、转接板110和基底115。逻辑管芯是根据任何已知集成电路制造技术而形成的集成电路管芯，并且并有共同构成逻辑装置的电路，例如，中央处理单元(CPU)、图形处理单元(GPU)、加速处理单元(APU)、数字信号处理器(DSP)等。出于描述的目的，假设逻辑管芯102是GPU。存储器管芯105到106是形成为构成一个或更多个存储器模块(例如，动态随机存取存储器(DRAM)模块)的集成电路管芯。

在所图示的实例中，存储器管芯104到106以“堆栈管芯”布置形成并安装，其中存储器管芯105安装在存储器管芯104的顶部上，并且存储器管芯106安装在存储器管芯105的顶部上。存储器管芯104到106可根据任何IC管芯形成和堆栈过程来形成和堆栈。例如，在一些实施方案中，存储器管芯104到106形成在同一半导体晶片中并单体化。单体化的管芯接着堆栈并接合以形成堆栈的管芯布置。应了解，堆栈的管芯布置可包括比图1所图示的存储器管芯多或少的存储器管芯。