[发明专利]半导体金属引线的制造方法和半导体金属引线

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体金属引线的制造方法和半导体金属引线。

背景技术

随着半导体器件的技术发展，人们对半导体器件的性能要求越来越高。

在半导体器件的生产过程中，无论是集成电路产品还是分立器件产品，必然会用到金属引线的生产工艺。目前在半导体制造过程中通常使用的金属引线都是金属铝，然而金属引线的铝衬底与半导体的硅衬底之间易发生铝硅互溶的问题，造成半导体器件的良率降低。

发明内容

本发明提供一种半导体金属引线的制造方法和半导体金属引线，通过在半导体的金属层下方增加一层隔离层，形成独特的两层金属引线结构，以从根本上避免例如铝硅互溶问题，从而提高产品的生产良率和可靠性，降低生产成本，提高半导体制造的产品的市场竞争力。

本发明提供一种半导体金属引线的制造方法，包括：

在半导体衬底上进行绝缘介质生长，形成层间介质层；

对所述层间介质层进行刻蚀，形成引线孔；

在形成所述引线孔后的半导体衬底上沉积隔离介质，形成隔离层；

在所述隔离层上沉积金属介质，形成金属层；

对所述隔离层和所述金属层进行刻蚀，形成金属引线。

可选的，所述在形成所述引线孔后的半导体衬底上沉积隔离介质，形成隔离层，包括：

采用化学气相沉积工艺在形成所述引线孔后的半导体衬底上沉积高掺杂多晶硅，形成高掺杂低电阻的多晶硅层。

可选的，所述在形成所述引线孔后的半导体衬底上沉积隔离介质，形成隔离层，包括：

在形成所述引线孔后的半导体衬底上沉积多晶硅，在所沉积的多晶硅内注入或扩散掺杂介质，形成高掺杂低电阻的多晶硅层。

可选的，所述高掺杂低电阻的多晶硅层中所包含的掺杂介质包括以下介质中的至少一种：硼、磷、砷、锑。

可选的，所述对所述隔离层和所述金属层进行刻蚀，包括：

采用干法刻蚀对所述隔离层和所述金属层进行刻蚀，形成金属引线。

可选的，所述半导体衬底包括以下衬底中的任意一种：硅衬底、氮化镓衬底、碳化硅衬底。

可选的，所述金属介质为铝。

可选的，所述绝缘介质为氧化硅或氮化硅。

本发明还提供一种半导体金属引线，包括：半导体衬底上形成的层间介质层；所述层间介质层为绝缘层；

所述层间介质层上形成有引线孔；

所述引线孔内形成有隔离层和金属层；

其中，所述引线孔内的所述隔离层与所述半导体衬底相接触，所述金属层位于所述隔离层上方。

可选的，所述隔离层为高掺杂低电阻的多晶硅层。

本发明的半导体金属引线的制造方法和半导体金属引线，其在半导体的制造方法中，通过在半导体衬底上进行绝缘介质生长，形成层间介质层；并对该层间介质层进行刻蚀，形成引线孔；在形成引线孔后的半导体衬底上沉积隔离介质，形成隔离层；在隔离层上沉积金属介质，形成金属层；对隔离层和金属层进行刻蚀，从而形成独特的由隔离层和金属层构成的两层金属引线结构，从根本上避免了金属层元素与半导体衬底层元素发生互溶的问题，提高半导体产品的生产良率和可靠性，降低生产成本，提高半导体制造的产品的市场竞争力。

附图说明

图1为一示例性实施例示出的半导体金属引线的制造方法的流程图；

图2～图5为图1所示实施例的各个步骤中所形成的半导体的剖面结构示意图；

图6为另一示例性实施例示出的半导体金属引线的制造方法的流程图。

附图说明：

半导体衬底1、层间介质层2、引线孔3、隔离层4、金属层5。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为一示例性实施例示出的半导体金属引线的制造方法的流程图，图2～图5为图1所示实施例的各个步骤中所形成的半导体的剖面结构示意图，如图1～5所示，本实施例的方法包括：

步骤101、在半导体衬底1上进行绝缘介质生长，形成层间介质层2。

步骤102、对层间介质层2进行刻蚀，形成引线孔3(如图2所示)。