[发明专利]显示面板的薄膜晶体管

说明书

技术领域

本发明是关于一种显示面板的薄膜晶体管，尤指一种可减少因光照而影响薄膜晶体管的临界电压(threshold voltage)的显示面板的薄膜晶体管。

背景技术

主动矩阵式(active matrix)显示面板包括多个呈矩阵排列的像素结构所构成，且各像素结构主要包括薄膜晶体管、显示元件与储存电容等元件。在现今的技术中，薄膜晶体管中的半导体层的材料常使用不耐光照的材料，然而，薄膜晶体管于显示面板中不论于工艺、封装或是操作时，皆可能直接照射到具有短波长的光线(例如白光、蓝光、紫外光等)，使得半导体层的特性受影响而发生变化，并产生临界电压(threshold voltage)偏移的不良效果，造成薄膜晶体管的开关效果不佳，进而影响显示面板的显示品质。

在一般的显示面板中，是利用底栅型薄膜晶体管(bottom gate thin film transistor)或是双栅型薄膜晶体管(dual gate thin film transistor)中的栅极金属遮蔽来自于底部的光线，然而，此两种类型的薄膜晶体管皆具有较大的寄生电容以及不易微小化的缺点，并且双栅型薄膜晶体管的工艺复杂而使得制作成本提升，因此，底栅型薄膜晶体管以及双栅型薄膜晶体管在显示面板的使用上较为不利。

发明内容

本发明的目的之一在于提供一种薄膜晶体管，其通过于薄膜晶体管中设置光吸收层，以减少光线对于半导体层的影响，使得临界电压偏移量降低。

本发明的一实施例提供一种显示面板的薄膜晶体管，其包括图案化光吸收层、图案化半导体层、图案化栅极绝缘层、栅极、源极以及漏极，其中图案化光吸收层设置于透明基板上，图案化半导体层设于图案化光吸收层上，图案化栅极绝缘层设置于图案化半导体层上，栅极设置于图案化栅极绝缘层上，源极设置于图案化半导体层上并与图案化半导体层电连接，漏极设置于图案化半导体层上并与图案化半导体层电连接。

本发明的另一实施例提供一种显示面板的薄膜晶体管的制作方法，包括下列步骤。首先，提供透明基板，并于透明基板上依序形成光吸收层与半导体层。接着，移除部分半导体层与部分光吸收层，以形成图案化光吸收层与图案化半导体层，其中图案化光吸收层的图案范围大于或等于图案化半导体层的图案范围。然后，于图案化半导体层上形成图案化栅极绝缘层与栅极，且图案化栅极绝缘层与栅极依序堆叠于图案化半导体层上。最后，于图案化半导体层之上形成源极与漏极，其中源极与漏极分别与图案化半导体层电连接。

由于本发明的显示面板的薄膜晶体管包括设置于透明基板与图案化半导体层之间的图案化光吸收层，且图案化光吸收层可将来自于透明基板侧的短波长光线吸收，因此，可减少来自于透明基板侧的短波长光线照射到图案化半导体层的照射量，以有效降低临界电压偏移量，进而维持薄膜晶体管的开关效果。

附图说明

图1至图5绘示本发明第一实施例的显示面板的薄膜晶体管的制作方法示意图；

图6绘示本发明对照实施例的显示面板的薄膜晶体管的负偏压照光压力(negative bias illumination stress,NBIS)测试的实验结果；

图7绘示本发明对照实施例的显示面板的薄膜晶体管的正偏压照光压力(positive bias illumination stress,PBIS)测试的实验结果；

图8绘示本发明第一实施例的显示面板的薄膜晶体管的负偏压照光压力测试的实验结果；

图9绘示本发明第一实施例的显示面板的薄膜晶体管的正偏压照光压力测试的实验结果；

图10至图14绘示本发明第二实施例的显示面板的薄膜晶体管的制作方法示意图；

图15绘示本发明第三实施例的显示面板的薄膜晶体管的剖面示意图；

图16绘示本发明第四实施例的显示面板的薄膜晶体管的剖面示意图。

附图标记

100、200、300、400薄膜晶体管

110透明基板

120图案化光吸收层

120’ 光吸收层

130图案化半导体层

130’ 半导体层

130” 半图案化半导体层

130C 半导体通道

140介电层

140H 引线孔

310阻障层

410缓冲层

D漏极

G栅极