[发明专利]一种半导体器件及制备方法、电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制

备方法、电子装置。

背景技术

随着集成电路功能性的增加，对存储器的需求亦随的增加。设计者已着眼于减少存储器元件的尺寸，并于单位区域内堆叠更多的存储器元件，以达到更多的容量并使每位元所需的成本更低。在最近几十年中，由于微影技术的进步，快闪存储器已广泛用作大容量且不昂贵的非易失性存储器，其可在电源关闭时仍存储数据。此外，快闪存储器可通过3D交错阵列来达到高密度，例如使用垂直NAND存储单元堆叠。然而，已发现的是，快闪存储器的尺寸微缩会随成本增高而受限。

设计者正在寻找下一代的非易失性存储器，例如磁阻式随机存取存储器(Magnetoresistive Random Access Memory，MRAM)、相变化随机存取存储器(Phase ChangeRandom Access Memory，PCRAM)、导电桥接式随机存取存储器(Conductive BridgingRandom Access Memory，CBRAM)及电阻式随机存取存储器(Resistive Random AccessMemory，RRAM)，以增加写入速度及减少功耗。在上述种类的非易失性存储器中，RRAM的结构简单、且具有简单的交错阵列及可于低温制造，使得RRAM具有最佳的潜力来取代现有的快闪存储器。RRAM的单位元件仅由一绝缘体及两金属电极组成。

虽然RRAM交错阵列的结构简单，但在制造上仍有许多问题待解决，特别是其3D交错阵列。如无法形成3D交错阵列，就高容量的数据存储装置来说，RRAM的每位元成本有可能无法与3D NAND存储器竞争。

在3D RRAM中竖直的RRAM结构性能相当于简单的水平叠层更加优越，所述竖直的RRAM单元在位线(竖直柱形)和字线(平面)相交错的地方形成。

目前工艺中所述竖直的RRAM单元是在金属层和隔离层交替形成叠层之后然后在所述叠层中形成圆柱形孔，然后在所述圆柱形孔中沉积金属层。但是在形成所述孔的工艺中会在侧壁上形成聚合物副产物，所述副产物可以一定程度保护所述孔洞侧壁，但是聚合物副产物也会使得所述孔的侧壁呈锥形并且阻止其达到目标的深度。蚀刻形成沟道的主要挑战是实现适当的聚合物，但是这在制备工艺中很难控制，从而在孔蚀刻形成沟道的过程中其形状变得很难控制。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供了一种半导体器件的制备方法，所述方法包括：

提供半导体衬底，在所述半导体衬底上形成有多层叠层结构，每层所述叠层结构包括依次层叠的底部电极层和隔离层；

图案化所述叠层结构至所述半导体衬底，以在所述叠层结构中形成若干沟槽和通过所述沟槽隔离的叠层结构单元；

在所述叠层结构单元的侧壁上和所述沟槽的底部上形成绝缘层和牺牲层；

图案化所述牺牲层，以在所述叠层结构单元的延伸方向上形成相互间隔的若干部分；

在所述牺牲层上形成顶部电极层，以覆盖所述牺牲层。

可选地，在所述半导体衬底上形成有两层叠层结构；

图案化位于最顶层的所述隔离层，以形成沟槽图案；

以最顶层的所述隔离层为掩膜蚀刻其下方的所述底部电极层，以将所述沟槽图案转移至其下方的所述底部电极层；

蚀刻底层的所述叠层结构至所述半导体衬底，以形成所述沟槽。

可选地，使用CxFy基等离子体蚀刻位于最顶层的所述隔离层。

可选地，使用Cl₂和Ar基等离子体蚀刻位于最顶层的所述底部电极层。

可选地，图案化所述绝缘层和牺牲层的步骤包括：

在所述牺牲层上形成光刻胶层并对所述光刻胶层进行光刻，以在所述叠层结构单元的延伸方向上形成相互间隔的开口并露出所述牺牲层；

对所述牺牲层执行灰化步骤，以去除所述开口中露出的所述牺牲层。

可选地，所述方法还进一步包括通过冲刷剥离的方法去除所述顶部电极层下方的所述牺牲层的步骤。

可选地，所述绝缘层的厚度为50-150埃。

可选地，所述底部电极的厚度为250-350埃。

本发明还提供了一种半导体器件，所述半导体器件包括：

半导体衬底；