[发明专利]一种半导体器件及制备方法、电子装置在审
申请号: | 201610936621.X | 申请日: | 2016-10-25 |
公开(公告)号: | CN107978674A | 公开(公告)日: | 2018-05-01 |
发明(设计)人: | 刘盼盼;张海洋 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L45/00 | 分类号: | H01L45/00 |
代理公司: | 北京市磐华律师事务所11336 | 代理人: | 高伟,冯永贞 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体器件 制备 方法 电子 装置 | ||
1.一种半导体器件的制备方法,其特征在于,所述方法包括:
提供半导体衬底,在所述半导体衬底上形成有多层叠层结构,每层所述叠层结构包括依次层叠的底部电极层和隔离层;
图案化所述叠层结构至所述半导体衬底,以在所述叠层结构中形成若干沟槽和通过所述沟槽隔离的叠层结构单元;
在所述叠层结构单元的侧壁上和所述沟槽的底部上形成绝缘层和牺牲层;
图案化所述牺牲层,以在所述叠层结构单元的延伸方向上形成相互间隔的若干部分;
在所述牺牲层上形成顶部电极层,以覆盖所述牺牲层。
2.根据权利要求1所述的方法,其特征在于,在所述半导体衬底上形成有两层叠层结构;
图案化位于最顶层的所述隔离层,以形成沟槽图案;
以最顶层的所述隔离层为掩膜蚀刻其下方的所述底部电极层,以将所述沟槽图案转移至其下方的所述底部电极层;
蚀刻底层的所述叠层结构至所述半导体衬底,以形成所述沟槽。
3.根据权利要求2所述的方法,其特征在于,使用CxFy基等离子体蚀刻位于最顶层的所述隔离层。
4.根据权利要求2所述的方法,其特征在于,使用Cl2和Ar基等离子体蚀刻位于最顶层的所述底部电极层。
5.根据权利要求1所述的方法,其特征在于,图案化所述绝缘层和牺牲层的步骤包括:
在所述牺牲层上形成光刻胶层并对所述光刻胶层进行光刻,以在所述叠层结构单元的延伸方向上形成相互间隔的开口并露出所述牺牲层;
对所述牺牲层执行灰化步骤,以去除所述开口中露出的所述牺牲层。
6.根据权利要求1所述的方法,其特征在于,所述方法还进一步包括通过冲刷剥离的方法去除所述顶部电极层下方的所述牺牲层的步骤。
7.根据权利要求1所述的方法,其特征在于,所述绝缘层的厚度为50-150埃。
8.根据权利要求1所述的方法,其特征在于,所述底部电极的厚度为250-350埃。
9.一种半导体器件,其特征在于,所述半导体器件包括:
半导体衬底;
存储单元,位于所述半导体衬底上,包括依次形成的叠层结构单元、绝缘层和顶部电极层;
其中,所述叠层结构单元之间通过沟槽相互隔离,所述叠层结构单元包括依次层叠的底部电极层和隔离层;
所述顶部电极在所述叠层结构单元的延伸方向上包括相互间隔的若干部分。
10.根据权利要求9所述的半导体器件,其特征在于,所述绝缘层的厚度为50-150埃。
11.根据权利要求9所述的半导体器件,其特征在于,所述底部电极的厚度为250-350埃。
12.一种电子装置,其特征在于,所述电子装置包括权利要求9至11之一所述的半导体器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610936621.X/1.html,转载请声明来源钻瓜专利网。