[发明专利]多层电容及其制造方法

说明书

本发明公开了多层电容及其制造方法，其中，该方法包括：在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，其中所述至少一个阻挡凹槽位于所述两个隔离凹槽之间；对所述两个隔离凹槽和全部所述阻挡凹槽进行氧化物填充，并使得所述氧化物高于所述有源层的表面；在所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层。本发明通过在有源层中添加至少一个阻挡凹槽并对其进行氧化物填充，使得氧化物高于有源层的表面，在对浮栅进行研磨时，阻挡凹槽中填充的氧化物会阻挡对浮栅过度研磨，使得多层电容浮栅的厚度不会偏薄，在对浮栅进行引出时有源层和浮栅层也不容易短路。

技术领域

本发明实施例涉及半导体技术领域，尤其涉及多层电容及其制造方法。

背景技术

多晶硅-绝缘层-多晶硅(polysilicon-insulator-polysilicon,PIP)多层电容在其制造过程中会用到浮栅(floating gate)制造工艺，这种工艺有助于减小芯片面积，降低芯片的制造成本。

浮栅(floating gate)制造工艺包括浮栅研磨工艺，在研磨过程中由于浮栅的表面相对于研磨工具来说较大，会使得研磨后的浮栅表面出现碟形，导致浮栅的实际厚度偏薄。

图1A是现有技术中浮栅在引出时的结构剖面示意图，参考图1A，从下往上依次是有源层101、隔离凹槽102、隧穿氧化层103、浮栅层104和浮栅引出电极105，从图1A中可以看出研磨后的浮栅层104呈碟形，且其厚度会比设计的要薄，在后续采用浮栅引出电极105将浮栅层104引出时，很容易将浮栅层104和其下方的遂穿氧化层103打穿，使得有源层101和浮栅层104短路。

发明内容

本发明提供一种多层电容及其制造方法，以实现在多层电容的制造过程中，采用浮栅研磨工艺对浮栅进行研磨时，浮栅的表面不会出现碟形，厚度不会偏薄，在对浮栅进行引出时有源层和浮栅层也不容易短路。

第一方面，本发明实施例提供了一种多层电容的制造方法，包括：

在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，其中所述至少一个阻挡凹槽位于所述两个隔离凹槽之间；

对所述两个隔离凹槽和全部所述阻挡凹槽进行氧化物填充，并使得所述氧化物高于所述有源层的表面；

在所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层。

可选的，所述在有源层表面形成两个隔离凹槽和至少一个阻挡凹槽，可以包括：

在有源层上依次形成衬垫氧化层和硬掩膜层；

依次刻蚀所述硬掩膜层、所述衬垫氧化层和所述有源层，在所述有源层表面形成两个所述隔离凹槽和至少一个所述阻挡凹槽。

可选的，所述在有源层上依次形成衬垫氧化层和硬掩膜层，可以包括：

采用热生长工艺在所述有源层上形成衬垫氧化层；

采用气相沉积工艺在所述衬垫氧化层上形成硬掩膜层。

可选的，所述衬垫氧化层可以为二氧化硅层。

可选的，所述硬掩膜层可以为氮化硅层。

可选的，所述依次刻蚀所述硬掩膜层、所述衬垫氧化层和所述有源层，可以包括：

采用干法刻蚀工艺依次刻蚀所述硬掩膜层、所述衬垫氧化层和所述有源层。

可选的，所述在所述两个隔离凹槽和至少一个阻挡凹槽之外的有源层表面上形成隧穿氧化层，并在所述隧穿氧化层和所述氧化物上形成浮栅层，可以包括：