[发明专利]一种半导体器件及其制造方法和电子装置

权利要求书

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

提供半导体衬底，所述半导体衬底包括PMOS区和NMOS区，在所述PMOS区和NMOS区内的半导体衬底上分别形成有第一鳍片结构和第二鳍片结构；

在所述PMOS区和NMOS区分别形成横跨部分所述第一鳍片结构和部分所述第二鳍片结构的第一伪栅极结构和第二伪栅极结构；

在所述第一伪栅极结构两侧的所述第一鳍片结构的源/漏区内生长第一应力外延层；

在所述第二伪栅极结构两侧的所述第二鳍片结构的侧壁上形成第一间隙壁；

对暴露的所述第二鳍片结构的源/漏区进行第一回蚀刻，以去除部分所述第二鳍片结构形成第一凹槽；

减薄所述第一间隙壁的厚度，以扩大所述第一凹槽的宽度至第一宽度；

在所述第一凹槽内露出的所述第二鳍片结构上生长第二应力外延层，以填充所述第一凹槽，其中所述第二应力外延层的宽度为所述第一宽度；

在所述第二鳍片结构和所述第二应力外延层的侧壁上形成第二间隙壁；

第二回蚀刻去除部分所述第二应力外延层，以形成第二凹槽；

减薄所述第二间隙壁的厚度，以扩大所述第二凹槽的宽度至第二宽度；

在所述第二应力外延层的表面上生长第三应力外延层，以填充满所述第二凹槽并溢出到剩余的所述第二间隙壁的顶面上，其中，所述第二凹槽内的所述第三应力外延层的宽度为所述第二宽度，位于所述第二间隙壁顶面以上的所述第三应力外延层具有第三宽度，其中，所述第一宽度小于所述第二宽度，所述第二宽度小于所述第三宽度。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，在形成所述第一伪栅极结构和所述第二伪栅极结构之后，形成所述第一应力外延层之前，还包括以下步骤：

沉积第一间隙壁材料层，以覆盖所述PMOS区和所述NMOS区；

形成图案化的第一光刻胶层，以覆盖所述NMOS区，露出所述PMOS区；

以所述图案化的第一光刻胶层为掩膜，蚀刻去除位于所述第一鳍片结构顶面上以及位于所述半导体衬底表面上的部分所述第一间隙壁材料层；

回蚀刻去除所述第一伪栅极结构两侧的源/漏区内的部分所述第一鳍片结构以及所述第一鳍片结构上的部分所述第一间隙壁材料层。

3.如权利要求1或2所述的制造方法，其特征在于，在形成所述第一应力外延层之后，形成所述第一间隙壁之前，还包括步骤：进行氧化处理，以在所述第一应力外延层暴露的表面上形成第一氧化物层。

4.如权利要求2所述的制造方法，其特征在于，形成所述第一间隙壁的方法包括以下步骤：

沉积第二间隙壁材料层，以覆盖所述PMOS区和所述NMOS区；

形成图案化的第二光刻胶层，以覆盖所述PMOS区暴露所述NMOS区；

蚀刻去除所述第二鳍片结构顶面上以及NMOS区内的半导体衬底表面上的所述第一间隙壁材料层和所述第二间隙壁材料层，以在所述第二鳍片结构的侧壁上形成所述第一间隙壁，并露出部分所述第二鳍片结构的顶面。

5.如权利要求1所述的制造方法，其特征在于，在所述第一回蚀刻步骤之后，减薄所述第一间隙壁的厚度之前，还包括步骤：对露出的所述第二鳍片结构的表面进行氧化，以形成第二氧化物层，并在减薄所述第二间隙壁的厚度的步骤之后，将所述第二氧化物层进行预清洗去除。

6.如权利要求1所述的制造方法，其特征在于，形成所述第二间隙壁的过程包括以下步骤：

沉积第三间隙壁材料层，以覆盖所述PMOS区和所述NMOS区；

形成图案化的第三光刻胶层，以覆盖所述PMOS区暴露所述NMOS区；

蚀刻去除位于所述第二应力外延层顶面上以及所述NMOS区内的半导体衬底上的部分所述第三间隙壁材料层，以在所述第二鳍片结构和所述第二应力外延层的侧壁上形成所述第二间隙壁。

7.如权利要求1所述的制造方法，其特征在于，所述第一间隙壁的厚度范围为60～120埃。

8.如权利要求1所述的制造方法，其特征在于，所述第一回蚀刻的深度范围为20～40nm。