[发明专利]半导体封装件及其制法

说明书

技术领域

本发明是有关一种半导体封装件及其制法，特别是指可减少翘曲变形的半导体封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化的封装需求，发展出圆片级封装技术(Wafer Level Packaging,WLP)。

图1至图5揭示已知圆片级半导体封装件的制法。请参考图1，准备一承载件10，以将多个芯片11通过离型胶层12固定于该承载件10的一表面，其中，各该芯片11的表面为一主动面110，该主动面110形成有多个电极垫111。

请参考图2，在该承载件10上形成一包覆胶体13，该包覆胶体13包覆该等芯片11。请参考图3，可通过研磨轮去除多余的该包覆胶体以形成一封装胶体130，使各该芯片11的主动面110与电极垫111露出封装胶体130。请参考图4，进行线路重布层工艺，以形成一线路重布结构层(Re-Distribution Layer,RDL)14于该封装胶体130的表面与该等芯片11的主动面110，完成已知的半导体封装件15，其中，该线路重布结构层14包含有绝缘基材140、多个中介电连接部141与多个导电块142，该等中介电连接部141形成在该绝缘基材140内且分别电连接该等芯片11的电极垫111，该等导电块142分别电连接该等中介电连接部141。

然而，因为该封装胶体130、该承载件10与该等芯片11的热膨胀系数(coefficient of thermal expansion,CTE)彼此不同，在形成该线路重布结构层14的步骤中，该封装胶体130在工艺温度的影响下体积热胀而发生翘曲形变，如图5的示意图所示。如此一来，该线路重布结构层14的中介电连接部141与该等芯片11的电极垫111之间的相对位置将会产生偏差，造成电连接异常，衍生良率过低及产品可靠度不佳等问题。

发明内容

有鉴于此，本发明的主要目的是提供一种半导体封装件及其制法，可有效抑制该封装胶体的翘曲幅度，避免线路重布结构层与芯片的电极垫之间的相对位置产生偏移。

本发明半导体封装件，包含：

一承载件，具有相对的一第一设置面与一第二设置面；

一支撑件，设置于该承载件的该第二设置面，该支撑件的热膨胀系数大于该承载件的热膨胀系数；

多个芯片，分离设置于该承载件的该第一设置面；

封装胶体，形成在该承载件的该第一设置面且包覆该等芯片的外周面；及

一线路重布结构层，形成于该封装胶体的表面与该等芯片的主动面，且电连接各该芯片。

本发明半导体封装件的制法包含：

准备一承载件，该承载件具有相对的一第一设置面与一第二设置面，该第一设置面设有分离设置的多个芯片，各该芯片具有一主动面，该主动面形成有多个电极垫；

在该承载件的该第一设置面形成一封装胶体，各该芯片的该主动面与该等电极垫外露于该封装胶体；

在该承载件的该第二设置面设置一支撑件，该支撑件的热膨胀系数大于该承载件的热膨胀系数；以及

形成一线路重布结构层于该封装胶体的表面与该等芯片的该等主动面，完成所述半导体封装件。

根据本发明的制法，因为在形成该线路重布结构层的步骤之前，是将该支撑件结合于该承载件，且该支撑件的热膨胀系数大于该承载件的热膨胀系数，故在形成该线路重布结构层的步骤中，该支撑件的体积也在工艺温度的影响下往该承载件翘曲方向的反向形变，进而有效抑制该承载件与该封装胶体的翘曲形变，让该封装胶体保持整体平整性，以利该线路重布结构层结合于该封装胶体的表面与该等芯片的该等主动面，确保本发明的芯片与线路重布结构层的连线品质。

附图说明

图1为已知半导体封装件的制法所提供的承载垫与芯片的示意图。

图2为已知半导体封装件的制法形成一包覆胶体的示意图。

图3为已知半导体封装件的制法形成一封装胶体的示意图。

图4为已知半导体封装件的制法形成一线路重布结构层后所完成已知半导体封装件的示意图。

图5为已知半导体封装件的翘曲型态示意图。

图6为本发明半导体封装件的制法所提供的承载垫与芯片的示意图。

图7为本发明半导体封装件的制法形成一包覆胶体的示意图。

图8为本发明半导体封装件的制法形成一封装胶体的示意图。

图9为本发明半导体封装件的制法形成一支撑件的示意图。