[发明专利]半导体器件及其制造方法

说明书

一种半导体器件包括第一FET和第二FET，该第一FET和第二FET分别包括第一沟道区域和第二沟道区域。第一FET和第二FET分别包括第一栅极结构和第二栅极结构。第一栅极结构和第二栅极结构包括在第一沟道区域和第二沟道区域上方形成的第一栅极介电层和第二栅极介电层以及在第一栅极介电层和第二栅极介电层上方形成的第一栅电极层和第二栅电极层。第一栅极结构和第二栅极结构沿着第一方向对准。第一栅极结构和第二栅极结构通过由绝缘材料制成的分离插塞分离。从平面图观察时，分离插塞在垂直于第一方向的第二方向上的宽度小于第一栅极结构在第二方向上的宽度。本发明实施例涉及具有鳍结构的半导体器件及其制造工艺。

技术领域

本发明实施例涉及半导体集成电路，且更具体地涉及具有鳍结构的半导体器件及其制造工艺。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET器件通常包括具有高纵横比的半导体鳍，并且在该半导体鳍中形成半导体晶体管器件的沟道和源极/漏极区域。利用沟道和源极/漏极区的增大的表面面积的优势，沿着鳍结构的侧面并且在鳍结构的侧面上方(如，围绕)形成栅极，以产生更快、更可靠和更好控制的半导体晶体管器件。金属栅极结构和具有高电介电常数的高k栅极电介质通常用于FinFET器件，并且通过栅极替换技术制造。

发明内容

根据本发明的一个实施例，提供了一种半导体器件，包括：第一鳍场效应晶体管，包括在第一方向上延伸的第一鳍结构以及包括第一栅极结构，所述第一栅极结构包括在所述第一鳍结构上方形成的第一栅极介电层和在所述第一栅极介电层上方形成的第一栅电极层，且所述第一栅极结构在垂直于所述第一方向的第二方向上延伸；以及第二鳍场效应晶体管，包括在所述第一方向上延伸的第二鳍结构以及包括第二栅极结构，所述第二栅极结构包括在所述第二鳍结构上方形成的第二栅极介电层和在所述第二栅极介电层上方形成的第二栅电极层，且所述第二栅极结构在所述第二方向上延伸；其中：所述第一栅极结构和所述第二栅极结构沿着所述第二方向对准，所述第一栅极结构和所述第二栅极结构通过由绝缘材料制成的分离插塞分离，以及当从平面图观察时，所述分离插塞在所述第一方向上的宽度小于所述第一栅极结构在所述第一方向上的宽度。

根据本发明的另一实施例，还提供了一种半导体器件，包括：第一鳍场效应晶体管，包括半导体衬底的第一沟道区域以及包括第一栅极结构，所述第一栅极结构包括在所述第一沟道区域上方形成的第一栅极介电层和在所述第一栅极介电层上方形成的第一栅电极层，且所述第一栅极结构在第一方向上延伸；以及第二鳍场效应晶体管，包括所述半导体衬底的第二沟道区域以及包括第二栅极结构，所述第二栅极结构包括在所述第二沟道区域上方形成的第二栅极介电层和在所述第二栅极介电层上方形成的第二栅电极层，且所述第二栅极结构在所述第一方向上延伸；其中：所述第一栅极结构和所述第二栅极结构沿着所述第一方向对准，所述第一栅极结构和所述第二栅极结构通过由绝缘材料制成的分离插塞分离，以及当从平面图观察时，所述分离插塞在垂直于所述第一方向的第二方向上的宽度小于所述第一栅极结构在所述第二方向上的宽度。

根据本发明的又一实施例，还提供了一种用于制造半导体器件的方法，包括：在形成在衬底上方的沟道区域上方形成伪栅极结构，所述伪栅极结构包括伪栅电极层、伪栅极介电层和设置在所述伪栅电极层的两侧上的侧壁间隔件层；在所述伪栅极结构的两侧处形成层间介电层；图案化所述伪栅极结构使得所述伪栅极结构分成由分离开口分离开的至少第一伪栅极结构和第二伪栅极结构；通过利用第一绝缘材料和不同于所述第一绝缘材料的第二绝缘材料填充所述分离开口来形成分离插塞；从所述第一伪栅极结构和所述第二伪栅极结构去除所述伪栅电极层和所述伪栅极介电层，从而形成第一电极间隔和第二电极间隔并且所述分离插塞暴露在所述第一电极间隔和所述第二电极间隔之间；以及分别在所述第一电极间隔和所述第二电极间隔中形成第一栅极结构和第二栅极结构，其中，在去除所述伪栅极介电层期间，去除所述第一绝缘材料的暴露于所述第一电极间隔和所述第二电极间隔的部分。

附图说明