[发明专利]基于多重VCO的低功耗高精度阵列型时间数字转换电路

说明书

本发明公开了一种基于多重VCO的低功耗高精度阵列型时间数字转换电路，包括超高段TDC电路、高段TDC电路、中段TDC电路、低段TDC电路和DFF锁存链，其中超高段TDC电路、高段TDC电路和DFF锁存链为像素独享电路且置于像素内，中段TDC电路和低段TDC电路为全局共享电路且置于像素外；时间间隔的测量由超高段TDC电路、高段TDC电路、中段TDC电路和低段TDC电路四部分有序配合完成，最终实现将时间间隔转换为数字值表示。本发明的低功耗、高精度、宽范围的四段式阵列型时间数字转换电路，可用于阵列型探测器计时系统，可以明显的提高系统分辨率和降低系统功耗。

技术领域

本发明涉及一种基于多重VCO(Voltage Controlled Oscillator，压控环振)的低功耗高精度阵列型时间数字转换电路，是一种可应用于红外传感读出电路的低功耗高精度四段式阵列型时间数字转换电路，该电路能够在不影响像素面积的前提下，有效提高系统分辨率并降低系统功耗。

背景技术

根据TOF(Time of Flight)时间测量原理，红外ROIC(Readout IntegratedCircuit)读出电路中不同像素单光子收发间隔时间对应不同的空间距离，通过像素阵列中每个像素之间的相对距离可以呈现出待测物体的轮廓，而高精度、宽范围的TDC电路则是探测系统能够在更远距离获得更为精确信息的保证，然而在像素阵列的应用条件下，面积和功耗的限制极大的增加了TDC(Time-to-Digital Converter，时间数字转换)量化性能实现的技术难度，因此阵列型TDC在设计上相比于一般的单像素TDC更难。

为了适用于大阵列结构的应用，目前绝大部分TDC采用共享或局部共享结构，该结构下的TDC不是为单个像素检测服务，而是为多个甚至全局像素服务。但是由于一般的多段式结构存在更细的误差提取及量化过程，必须存在响应时间，无法同时检测另一个时间量，因此多段式TDC很难应用于大阵列中，所以目前适用于大阵列的阵列型TDC主要集中在两段式结构上。应用于阵列探测计时系统的TDC架构要突破量程和精度的制约，必须追求多段式TDC结构。

发明内容

发明目的：为了在一定程度上缓解现有技术中量程、精度和功耗相互制约的问题，本发明提供了一种新型的基于多重VCO的低功耗高精度阵列型时间数字转换电路，在典型的两段式阵列型TDC技术基础上，通过在高段和低段分别引入异步减法计数器结构和多重环振结构的方式，使得在不影响系统像素面积和量程前提下，实现系统分辨率的提高和功耗的降低。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种基于多重VCO的低功耗高精度阵列型时间数字转换电路，包括超高段TDC电路、高段TDC电路、中段TDC电路、低段TDC电路和DFF锁存链，其中超高段TDC电路、高段TDC电路和DFF锁存链为像素独享电路且置于像素内，中段TDC电路和低段TDC电路为全局共享电路且置于像素外；时间间隔的测量由超高段TDC电路、高段TDC电路、中段TDC电路和低段TDC电路四部分有序配合完成，最终实现将时间间隔转换为数字值表示；

所述超高段TDC电路配置双模式的LFSR计数器(Linear Feedback ShiftingRegister，线性反馈移位寄存器)，高段TDC电路配置双模式的异步减法计数器，中段TDC电路配置中段压控环振和双转单电路，低段TDC电路配置Dual-DLL和VCO回路，所述VCO回路由X个同频不同相的低段压控环振级联而成，每个低段压控环振均由Y个完全相同的低段延时单元级联而成，每个低段压控环振前级联一个低段延时路径，第i条低段延时路径由X_i个完全相同的延时单元级联而成，X≥2，Y≥2；LFSR计数器串接在异步减法计数器之后形成混合计数器，中段压控环振产生的高频时钟信号H_CK驱动异步减法计数器，经异步减法计数器分频的高频时钟信号H_LFSR同步驱动LFSR计数器；