[发明专利]一种打包模块和打包方法

权利要求书

1.一种打包模块，其特征在于，包括：

像素处理单元，用于按照时钟周期依次输入一像素行的多个第一像素组，每个所述第一像素组包括在一个所述时钟周期并行输入的N个像素；根据预设的端口像素数，从输入的所述像素中确定每个端口的首像素，并以所述端口的首像素起每N个像素组成一个第二像素组，直至该端口的像素重组完；将所述端口的第二像素组按照时钟周期依次输出至输入缓存处理单元；

所述输入缓存处理单元，用于将同一像素行的各个端口的第二像素组存储于所述像素行的缓存中；

其中，N＝2ⁿ，n为正整数；

所述像素处理单元包括：控制子单元、第一重组子单元、第二重组子单元；

每个所述重组子单元用于缓存按照时钟周期依次输入一像素行的第一像素组；

所述控制子单元用于控制所述重组子单元对缓存的第一像素组进行重组，得到所述重组子单元的有效端口的第二像素组；其中，偶数端口作为所述第一重组子单元的有效端口，奇数端口作为所述第二重组子单元的有效端口；

所述控制子单元还用于控制两个所述重组子单元交替输出各自有效端口的第二像素组。

2.根据权利要求1所述的打包模块，其特征在于，

所述控制子单元用于分别向所述重组子单元输出所述重组子单元对应的有效指示信号拉高后的移位指示信号；其中，所述有效指示信号在其对应的重组子单元的有效端口的首像素所在时钟周期开始时拉高，且在其中一个所述有效指示信号拉高一个时钟周期后，另一个有效指示信号拉低；所述移位指示信号用于指示第m个端口的像素所在的第一像素组需要进行移位的像素个数p，p＝s*(m-1)，所述s为所述像素行的第2个端口需要移位的像素个数，m＝1,2,3...；

所述重组子单元用于按照输入的所述移位指示信号对缓存的第一像素组进行移位，以得到其有效端口的第二像素组；

所述控制子单元还用于按照输入给所述重组子单元的移位指示信号，对缓存的与所述重组子单元对应的有效指示信号进行移位；并当一移位后的有效指示信号的上升沿到来时，输出该有效指示信号对应的重组子单元得到的第二像素组。

3.根据权利要求2所述的打包模块，其特征在于，所述控制子单元包括：边界检测部、移位检测部、第一移位输出控制部、第二移位输出控制部、输出选择部；

所述边界检测部用于，根据预设的端口像素数、以及所述N确定所述像素行的边界时钟周期，所述边界时钟周期为各所述端口的首像素所在的时钟周期；在一端口对应的边界时钟周期开始时，将向该端口对应的所述移位输出控制部输出的有效指示信号拉高，在所述边界时钟周期结束时，将向另一个所述移位输出控制部输出的有效指示信号拉低，其中，偶数端口对应所述第一移位输出控制部，奇数端口对应所述第二移位输出控制部；

所述移位检测部用于，向两个所述移位输出控制部分别输出移位指示信号；

所述第一移位输出控制部与所述第一重组子单元相连，所述第二移位输出控制部与所述第二重组子单元相连；所述移位输出控制部用于，按照其连接的重组子单元所对应的有效指示信号拉高后输入的移位指示信号，对其缓存的有效指示信号进行移位，并将所述移位指示信号输出至其连接的重组子单元，以便所述重组子单元按照所述移位指示信号对缓存的第一像素组进行移位，以得到第二像素组；

所述输出选择部，用于当一所述移位输出控制部输出的有效指示信号的上升沿到来时，输出该移位输出控制部连接的重组子单元得到的第二像素组。

4.根据权利要求3所述的打包模块，其特征在于，

所述边界检测部还用于在所述边界时钟周期的前一个时钟周期内，向所述移位检测部输出边界提醒信号；

所述移位检测部还用于在针对该像素行的像素进行打包过程中，每当收到一边界提醒信号时，累加一次所述s，以得到所述p。