[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，所述半导体结构包括：提供衬底，所述衬底包括器件区、隔离区以及位于所述器件区和隔离区之间的过渡区，所述器件区衬底上具有鳍部，所述过渡区衬底上具有伪鳍部；在所述器件区、隔离区和过渡区衬底上形成隔离结构，所述隔离结构覆盖所述鳍部和伪鳍部部分侧壁。形成所述隔离结构之后，在所述器件区鳍部上形成半导体器件。所述伪鳍部能够阻挡形成鳍部以及形成隔离结构过程中的反应物或产物扩散到达邻近所述过渡区的鳍部，从而能够保证鳍部宽度的一致性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小。

鳍式场效应晶体管(FinFET)具有像鱼鳍的交叉式鳍部，能够提高半导体器件的集成度。且鳍式场效应晶体管的栅极结构能够从鳍部的两侧控制晶体管沟道，从而增加对晶体管沟道载流子的控制，有利于减少漏电流。

在FinFET中，鳍部的宽度对晶体管的沟道长度有很大影响，沟道的长度对晶体管的短沟道效应至关重要。FinFET中鳍部的宽度很小，鳍部宽度较小的改变就容易影响FinFET的性能。

然而，现有技术形成的半导体结构中，不同FinFET的鳍部宽度不一致，导致不同FinFET的性能不一致。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够降低半导体结构中鳍部宽度的不一致性，改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括器件区、隔离区以及位于所述器件区和隔离区之间的过渡区，所述器件区衬底上具有鳍部，所述过渡区衬底上具有伪鳍部；在所述器件区、隔离区和过渡区衬底上形成隔离结构，所述隔离结构覆盖所述鳍部和伪鳍部部分侧壁；形成所述隔离结构之后，在所述器件区鳍部上形成半导体器件。

可选的，所述过渡区衬底包括伪栅区、以及位于所述伪栅区两侧的伪源漏区，所述伪栅区的两端分别与所述器件区和隔离区接触，所述伪鳍部位于所述伪栅区衬底上。

可选的，形成所述衬底、鳍部和伪鳍部的步骤包括：提供初始衬底；在所述初始衬底上形成图形层，所述图形层暴露出所述隔离区初始衬底和伪源漏区初始衬底，且所述图形层还暴露出部分器件区和部分伪栅区初始衬底；以所述图形层为掩膜对所述初始衬底进行图形化，形成衬底，位于所述器件区衬底上的鳍部以及位于所述伪栅区衬底上的伪鳍部。

可选的，形成所述隔离结构的步骤包括：在所述器件区、隔离区和过渡区衬底上形成隔离材料层，所述隔离材料层覆盖所述鳍部和伪鳍部的侧壁，且所述隔离材料层表面高于所述鳍部和伪鳍部顶部表面；对所述隔离材料层进行刻蚀，使所述隔离材料层表面低于所述器件区鳍部顶部表面，形成所述隔离结构。

可选的，形成所述衬底、鳍部和伪鳍部的步骤包括：形成基底，所述基底包括衬底和位于所述器件区衬底上的鳍部，以及位于所述过渡区和隔离区衬底上的初始鳍部；去除所述隔离区和伪源漏区衬底上的初始鳍部，保留所述伪栅区衬底上的初始鳍部，形成伪鳍部。

可选的，还包括：形成所述初始鳍部之后，在所述伪栅区和器件区衬底上形成初始第二隔离层，所述初始第二隔离层覆盖所述鳍部和伪鳍部侧壁表面；形成所述初始第二隔离层，以及去除所述隔离区和伪源漏区衬底上的初始鳍部的步骤包括：在所述器件区、隔离区和过渡区衬底上形成隔离材料层，所述隔离材料层覆盖所述鳍部和初始鳍部的侧壁，且所述隔离材料层表面高于所述鳍部和伪鳍部顶部表面；去除隔离区初始鳍部和隔离材料层，在隔离区形成第一凹槽；去除所述伪源漏区初始鳍部和隔离材料层，在伪源漏区形成第二凹槽，并在伪栅区形成伪鳍部，在伪栅区和器件区衬底上形成覆盖所述鳍部和伪鳍部表面的初始第二隔离层。