[发明专利]存储器和包括其的电子装置

权利要求书

1.一种包括半导体存储器的电子装置，其中，所述半导体存储器包括：

单元阵列，所述单元阵列包括多个阻变存储单元，所述多个阻变存储单元被布置成多个列和多个行；

读取电压施加电路，所述读取电压施加电路被配置成施加读取电压至所述多个阻变存储单元中的选中存储单元；

感测电路，所述感测电路被配置成检测流经所述选中存储单元的电流量，并且感测存储在所述选中存储单元中的数据；以及

过电流防止电路，所述过电流防止电路被配置成当过电流流经所述选中存储单元时，降低在所述选中存储单元的第一节点和第二节点处的电压电平的差值,

其中，当通过所述感测电路感测出所述选中存储单元的低电阻状态时，所述过电流防止电路确定出过电流流经所述选中存储单元。

2.根据权利要求1所述的电子装置，其中，所述读取电压施加电路将所述读取电压施加至与所述选中存储单元耦接的位线，以及

其中，所述感测电路包括：

感测节点，所述感测节点电耦接至与所述选中存储单元耦接的字线；

电流吸收单元，所述电流吸收单元被配置成从所述感测节点吸收读取参考电流；以及

感测单元，所述感测单元被配置成响应于在所述感测节点处的电压电平来感测存储在所述选中存储单元中的数据。

3.根据权利要求2所述的电子装置，其中，所述过电流防止电路响应于所述感测单元的数据感测结果来对所述感测节点执行上拉驱动操作。

4.根据权利要求3所述的电子装置，其中，在所述电流吸收单元和所述感测单元在读取操作中被激活之后，所述过电流防止电路被激活，并且在从所述电流吸收单元和所述感测单元中的激活时间点至所述过电流防止电路的激活时间点的时段中的时间点处所述读取电压施加电路被激活。

5.根据权利要求1所述的电子装置，其中，所述多个阻变存储单元中的每个包括：

可变电阻元件，所述可变电阻元件具有对应于存储于其中的数据的逻辑值的高电阻状态或者低电阻状态；以及

选择元件，所述选择元件串联耦接至所述可变电阻元件。

6.根据权利要求1所述的电子装置，还包括微处理器，所述微处理器包括：

控制单元，所述控制单元被配置成接收包括来自微处理器的外部的命令的信号，并且执行命令的提取、解码，或者控制微处理器的信号的输入或者输出；

运算单元，所述运算单元被配置成基于控制单元将命令解码的结果来执行运算；以及

存储器单元，所述存储器单元被配置成存储用于执行所述运算的数据、对应于执行所述运算的结果的数据、或者执行所述运算的数据的地址，

其中，包括所述阻变存储单元的所述半导体存储器单元是所述微处理器中的所述存储器单元的部分。

7.根据权利要求1所述的电子装置，还包括处理器，所述处理器包括：

核心单元，所述核心单元被配置成基于从所述处理器的外部输入的命令，通过利用数据来执行对应于所述命令的运算；

高速缓冲存储器单元，所述高速缓冲存储器单元被配置成存储用于执行所述运算的数据、对应于执行所述运算的结果的数据或者执行所述运算的数据的地址；以及

总线接口，所述总线接口连接在所述核心单元与所述高速缓冲存储器单元之间，并且被配置成在所述核心单元与所述高速缓冲存储器单元之间传输数据，

其中，包括所述阻变存储单元的所述半导体存储器单元是所述处理器中的所述高速缓冲存储器单元的部分。