[发明专利]包括非易失性存储器单元的用于生成电压基准的设备

权利要求书

1.一种用于生成基准电压的设备，所述设备包括：

第一非易失性存储器单元，包括控制栅极晶体管和读取晶体管；以及

第二等效存储器单元；

其中，所述控制栅极晶体管包括栅极端子、主体、第一导电端子和第二导电端子，所述第一导电端子和所述第二导电端子被连接在一起以形成控制栅极端子；并且

其中，所述读取晶体管包括被连接到所述控制栅极晶体管的所述栅极端子以形成浮置栅极端子的栅极端子、主体、第三导电端子和第四导电端子；

其中，所述第一非易失性存储器单元的读取晶体管的源极端子和所述第二等效存储器单元的读取晶体管的源极端子被连接在一起；并且

其中，所述设备被配置为使得所述基准电压在所述浮置栅极端子上被获取，并且通过所述第一非易失性存储器单元和所述第二等效存储器单元的导电端子的供电状况来确定。

2.根据权利要求1所述的设备，其中，所述第二等效存储器单元包括读取晶体管，所述读取晶体管具有连接到浮置栅极端子的控制栅极端子。

3.根据权利要求1所述的设备，其中，所述第二等效存储器单元包括非易失性存储器单元，所述非易失性存储器单元包括控制栅极晶体管和读取晶体管，并且限定第二浮置栅极端子。

4.根据权利要求1所述的设备，其中，在所述第一非易失性存储器单元中，所述控制栅极晶体管的面积大于所述读取晶体管的面积。

5.根据权利要求4所述的设备，其中，所述控制栅极晶体管的面积与所述读取晶体管的面积是比率6:1。

6.根据权利要求1所述的设备，其中，在所述第一非易失性存储器单元中，所述控制栅极晶体管的面积小于所述读取晶体管的面积。

7.根据权利要求6所述的设备，其中，所述控制栅极晶体管的面积与所述读取晶体管的面积是比率1:6。

8.根据权利要求1所述的设备，其中，所述控制栅极晶体管和所述读取晶体管包括NMOS晶体管。

9.根据权利要求1所述的设备，其中，所述控制栅极晶体管和所述读取晶体管包括PMOS晶体管。

10.一种电子系统，包括运算放大器和根据权利要求1所述的用于生成基准电压的设备，其中，用于生成基准电压的所述设备作为差分对被插入所述运算放大器中，其中，所述第一非易失性存储器单元的控制栅极端子被连接在所述运算放大器的反相分支上，并且所述第二等效存储器单元的控制栅极端子被连接在所述运算放大器的非反相分支上。

11.一种电子设备，包括：

第一控制栅极晶体管，包括栅极端子、主体、第一导电端子和第二导电端子，所述第一导电端子和所述第二导电端子被连接在一起以形成第一控制栅极端子；

第一读取晶体管，包括被连接到所述第一控制栅极晶体管的栅极端子以形成浮置栅极端子的栅极端子、主体、第三导电端子和第四导电端子，所述第一读取晶体管的栅极端子被连接到所述第一控制栅极晶体管的栅极端子以形成第一浮置栅极端子；

第二控制栅极晶体管，包括栅极端子、主体、第五导电端子和第六导电端子(Scg)，所述第五导电端子和所述第六导电端子被连接在一起以形成第二控制栅极端子；以及

第二读取晶体管，包括栅极端子、主体、第七导电端子和第八导电端子，所述第二读取晶体管的栅极端子被连接到所述第二控制栅极晶体管的栅极端子以形成浮置栅极端子，其中，所述第四导电端子和所述第八导电端子被连接在一起。

12.根据权利要求11所述的电子设备，其中，所述电子设备被配置为使得基准电压在所述第一浮置栅极端子上被获取，并且通过所述第一控制栅极端子、所述第二控制栅极端子、所述第三导电端子、所述第四导电端子、所述第七导电端子和所述第八导电端子的供电状况来确定。