[发明专利]非易失性半导体存储设备及其擦除方法

权利要求书

1.一种非易失性半导体存储设备，包括控制电路，所述控制电路通过对包含设置在多个字线与多个位线的各交叉点上的存储单元的存储单元阵列的规定区域施加规定的擦除电压来进行数据的擦除，且所述非易失性半导体存储设备的特征在于：

所述控制电路通过对所述存储单元阵列的缘端部以外的偶数的字线及奇数的字线施加互不相同的字线电压，对所述存储单元阵列的缘端部的字线施加与所述字线电压不同的电压，将所述擦除电压施加至所述存储单元来擦除数据，其中所述控制电路针对偶数的位线的存储单元及奇数的位线的存储单元在不同的验证条件下进行所述数据擦除的验证，并且所述验证条件设定为针对偶数的位线的存储单元及奇数的位线的存储单元使字线电压不同。

2.如权利要求1所述的非易失性半导体存储设备，其中针对所述存储单元阵列的缘端部以外的奇数的字线的字线电压设定为高于或低于针对所述存储单元阵列的缘端部以外的偶数的字线的字线电压。

3.如权利要求1所述的非易失性半导体存储设备，其中所述存储单元阵列的缘端部的字线分别是与两端的选择栅极线或虚拟字线邻接的至少一根的字线。

4.如权利要求1所述的非易失性半导体存储设备，其中

所述验证条件设定为针对偶数的位线的存储单元及奇数的位线的存储单元使如下条件之中的至少一个不同：

(1)对位线进行预充电而读取数据的数据读取时的位线的放电时间；

(2)在逆向数据读取时当自源极线进行充电而进行数据读取的位线的充电时间；

(3)对位线进行预充电而读取数据的数据读取时的位线的预充电时间；以及

(4)对位线进行预充电而读取数据的数据读取时的位线的感测电压。

5.如权利要求1所述的非易失性半导体存储设备，其中互不相同的所述字线电压是基于所述非易失性半导体存储设备的晶片测试中所测定的数据擦除时的阈值电压来确定。

6.如权利要求1所述的非易失性半导体存储设备，其中互不相同的所述字线电压是基于赋予与所述非易失性半导体存储设备的晶片测试中所测定的数据擦除时相同的阈值电压的擦除电压来确定。

7.如权利要求5所述的非易失性半导体存储设备，其中所述晶片测试中所测定的数据擦除时的所述阈值电压是针对如下四个情况来测定：

(1)偶数的字线及偶数的位线的情况；

(2)偶数的字线及奇数的位线的情况；

(3)奇数的字线及偶数的位线的情况；以及

(4)奇数的字线及奇数的位线的情况。

8.如权利要求1所述的非易失性半导体存储设备，其中所述擦除电压是施加至所述存储单元阵列的阱。

9.如权利要求5所述的非易失性半导体存储设备，其中经确定的互不相同的所述字线电压是在储存至所述存储单元阵列的一部分区域之后，将所述非易失性半导体存储设备的电源导通时自所述存储单元阵列读取而在所述数据的擦除时使用。

10.如权利要求1所述的非易失性半导体存储设备，其中在进行所述擦除的程序之前，对所述规定区域的所有存储单元进行写入。

11.一种非易失性半导体存储设备的擦除方法，所述非易失性半导体存储设备包括控制电路，所述控制电路通过对包含设置在多个字线与多个位线的各交叉点上的存储单元的存储单元阵列的规定的区域施加规定的擦除电压来进行数据的擦除，且所述非易失性半导体存储设备的擦除方法的特征在于：

所述控制电路通过对所述存储单元阵列的缘端部以外的偶数的字线及奇数的字线施加互不相同的字线电压，对所述存储单元阵列的缘端部的字线施加与所述字线电压不同的电压，将所述擦除电压施加至存储单元来擦除数据，其中所述控制电路针对偶数的位线的存储单元及奇数的位线的存储单元在不同的验证条件下进行所述数据擦除的验证，并且所述验证条件设定为针对偶数的位线的存储单元及奇数的位线的存储单元使字线电压不同。

12.如权利要求11所述的非易失性半导体存储设备的擦除方法，其中针对所述存储单元阵列的缘端部以外的奇数的字线的字线电压设定为高于或低于针对所述存储单元阵列的缘端部以外的偶数的字线的字线电压。