[发明专利]半导体装置的制造方法及衬底处理装置

说明书

技术领域

本发明涉及半导体装置的制造方法、衬底处理装置、程序及记录介质。

背景技术

近年来，半导体装置有高度集成化的倾向，随之而来的是布线间的细微化。因此，存在布线间电容变大，引起信号的传播速度降低等问题。于是，要求将布线间尽可能低介电常数化。

作为实现低介电常数化的方法之一，人们正在研究在布线间设置空隙的气隙结构。作为形成空隙的方法，例如有对布线间进行蚀刻的方法。例如专利文献1中记载了气隙的形成方法。

[现有技术文献]

[专利文献]

[专利文献1]日本专利公开2006-334703

发明内容

发明所要解决的课题

然而，在布线的一部分结构中，由于电场变强，其一部分中电容有增大的可能。因此，有可能引起成品率的降低等。

因此，本发明的目的在于，提供一种对于形成了气隙的半导体装置而言，能够实现良好的成品率的技术。

用于解决课题的手段

为解决上述课题，提供一种技术，包括如下工序：对于形成有第一层间绝缘膜和布线层(该布线层形成在所述第一层间绝缘膜上，具有埋入用作布线的多个含铜膜的槽、和设置在所述槽之间、将所述含铜膜之间绝缘的布线间绝缘膜)的衬底，接收所述布线层的膜厚信息的工序；将所述衬底载置在设置在处理室的内侧的衬底载置部的工序；基于与所述布线层的膜厚信息相应的蚀刻控制值，将所述布线层蚀刻的工序。

发明的效果

根据本发明涉及的技术，能够提供一种对于形成了气隙的半导体装置而言，能够实现良好的成品率的技术。

附图说明

图1是对一个实施方式涉及的半导体器件的制造流程进行说明的说明图。

图2是一个实施方式涉及的晶片的说明图。

图3是对一个实施方式涉及的晶片的处理状态进行说明的说明图。

图4是对一实施方式涉及的研磨装置的进行说明的说明图。

图5是对一实施方式涉及的研磨装置的进行说明的说明图。

图6是对一实施方式涉及的研磨后的膜厚分布进行说明的说明图。

图7是对一个实施方式涉及的晶片的处理状态进行说明的说明图。

图8是对一个实施方式涉及的晶片的处理状态进行说明的说明图。

图9是对一个实施方式涉及的晶片的处理状态进行说明的说明图。

图10是对一个实施方式涉及的晶片的处理状态、其比较例进行说明的说明图。

图11是对一个实施方式涉及的衬底处理装置进行说明的说明图。

图12是对一个实施方式涉及的衬底处理装置进行说明的说明图。

图13是对一个实施方式涉及的衬底处理装置进行说明的说明图。

图14是对一个实施方式涉及的衬底处理装置进行说明的说明图。

图15是对一个实施方式涉及的衬底处理装置进行说明的说明图。

图16是对一个实施方式涉及的衬底处理装置进行说明的说明图。

图17是对一个实施方式涉及的衬底处理流程进行说明的说明图。

图18是对一个实施方式涉及的晶片的处理状态进行说明的说明图。

图19是对一个实施方式涉及的晶片的处理状态进行说明的说明图。

图20是对一个实施方式涉及的衬底处理装置进行说明的说明图。

附图标记说明

200晶片(衬底)

201处理空间

202腔室

212衬底载置台

具体实施方式

(第一实施方式)

以下就本发明的第一实施方式进行说明。

用图1说明半导体装置的制造工序的一个工序。

(布线层形成工序S101)

对布线层形成工序S101进行说明。

关于布线层形成工序S101，用图2进行说明。图2是说明在半导体晶片200形成布线层2006的图。布线层2006形成在第一层间绝缘膜2001上。在比第一层间绝缘膜2001靠下方处，存在未图示的电极层，电极层中设有栅电极、阳极等构成。

绝缘膜2001例如是多孔状的含碳硅膜(SiOC膜)。绝缘膜2001之上形成有布线间绝缘膜2002。布线间绝缘膜2002例如用SiOC膜形成。

布线间绝缘膜2002中设有多个槽2003，槽2003的表面形成有阻挡膜2004。阻挡膜2004是例如氮化钽膜(TaN膜)。