[发明专利]显示装置的检测电路及方法

权利要求书

1.一种显示装置的检测电路，其特征在于，所述显示装置包括多条数据线和多条栅线，所述多条数据线与所述多条栅线交叉围成多个阵列排布的像素单元，所述检测电路包括：源极驱动电路和栅极驱动电路；

所述源极驱动电路与所述多条数据线连接，用于为所述显示装置中的各个像素单元提供数据信号，所述栅极驱动电路与所述多条栅线连接，用于为所述显示装置中的各个像素单元提供栅极驱动信号；

其中，所述栅极驱动电路包括多个级联的移位寄存器单元，每个移位寄存器单元用于驱动一行像素单元，且所述多个级联的移位寄存器单元中，第1个移位寄存器单元和第2个移位寄存器单元的输入端分别与帧开启信号端连接，第n个移位寄存器单元的输出端与第n+2个移位寄存器单元的输入端连接，第n+2个移位寄存器单元的输出端与第n个移位寄存器单元的复位信号端连接，n为大于或等于1的整数；

所述栅极驱动电路用于对所述显示装置中奇数行的像素单元进行逐行驱动，或者对所述显示装置中偶数行的像素单元进行逐行驱动。

2.根据权利要求1所述的电路，其特征在于，所述显示装置中的每个像素单元包括一个薄膜晶体管TFT和一个像素电极，各行所述像素单元中的TFT呈Z字形排列，所述多条数据线中的每条数据线通过TTF分别与两侧的像素电极连接；

所述源极驱动电路包括开关模块，所述开关模块分别与开关信号端、N个数据信号端以及所述多条数据线连接，其中N为所述显示装置中每个像素所包括的不同颜色的像素单元的个数；

所述开关模块用于将所述N个数据信号端与所述多条数据线对应相连，使得每个数据信号端分别为处于奇数行的第一颜色的像素单元，以及处于偶数行的第二颜色的像素单元提供数据信号。

3.根据权利要求1所述的电路，其特征在于，

所述栅极驱动电路中，第4n-3个移位寄存器单元中的输出模块与第一时钟信号端连接，第4n-2个移位寄存器单元中的输出模块与第二时钟信号端连接；第4n-1个移位寄存器单元中的输出模块与第三时钟信号端连接；第4n个移位寄存器单元中的输出模块与第四时钟信号端连接。

4.根据权利要求1至3任一所述的电路，其特征在于，所述帧开启信号端包括第一信号端和第二信号端；

所述栅极驱动电路中的第1个移位寄存器单元的输入端与所述第一信号端连接；

所述栅极驱动电路中的第2个移位寄存器单元的输入端与所述第二信号端连接。

5.根据权利要求1至3任一所述的电路，其特征在于，所述第2个移位寄存器单元包括：上拉保持模块；

所述上拉保持模块分别与所述帧开启信号端、第一电源信号端以及所述第2个移位寄存器单元中的上拉节点连接，用于在所述栅极驱动电路对所述显示装置的奇数行像素单元进行逐行驱动的过程中，使所述第2个移位寄存器单元的上拉节点保持第一电位。

6.根据权利要求5所述的电路，其特征在于，所述第2个移位寄存器单元还包括：降噪模块；

所述降噪模块分别与复位信号端、第二电源信号端、所述上拉保持模块以及所述第2个移位寄存器单元中的下拉节点连接，用于在所述第2个移位寄存器单元完成对所述显示装置中第二行像素单元的驱动后，对所述上拉保持模块以及所述上拉节点进行降噪。

7.根据权利要求5所述的电路，其特征在于，所述上拉保持模块包括：

第一晶体管、第二晶体管和电容器；

所述第一晶体管的栅极与所述帧开启信号端连接，所述第一晶体管的第一极与所述第一电源信号端连接，所述第一晶体管的第二极分别与所述第二晶体管的栅极以及所述电容器的一端连接；

所述第二晶体管的第一极与所述第一电源信号端连接，所述第二晶体管的第二极与所述上拉节点连接；

所述电容器的另一端与所述上拉节点连接。

8.根据权利要求6所述的电路，其特征在于，所述降噪模块包括：

第三晶体管和第四晶体管；

所述第三晶体管的栅极与所述复位信号端连接，所述第三晶体管的第一极与所述第二电源信号端连接，所述第三晶体管的第二极与所述上拉保持模块连接；

所述第四晶体管的栅极与所述第2个移位寄存器单元中的下拉节点连接，所述第四晶体管的第一极与所述第二电源信号端连接，所述第四晶体管的第二极与所述上拉保持模块连接。