[发明专利]半导体装置及其制造方法

说明书

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该制造方法包括：在半导体衬底上形成第一半导体层；在该第一半导体层上形成第一绝缘物层；在该第一绝缘物层上形成图案化的第二半导体层，其中该第二半导体层的实际厚度大于该第二半导体层的目标厚度，该第二半导体层露出第一绝缘物层的一部分；在该第一绝缘物层的被露出的部分上且在该第二半导体层的侧面上形成用作间隔物的第二绝缘物层；以及对第二半导体层执行刻蚀以将该第二半导体层减薄到目标厚度并去除第二绝缘物层。本发明可以消除在后续去除第一绝缘物层的过程中对间隔物的毛细刻蚀作用的发生。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。

背景技术

在MEMS(Micro-Electro-Mechanical System，微机电系统)领域中，有一部分产品，为了实现MEMS器件功能，在晶片(Wafer) 表面生长了多种材料和不同厚度的薄膜，在图形化的过程中，刻蚀高低不同台阶的薄膜时,为了形成一定的形貌，界面处的氧化硅会留下来形成间隔物(spacer)，例如如图1A。图1A所示的结构包括：第一多晶硅层101、位于第一多晶硅层101上的第一二氧化硅层102、在第一二氧化硅层102上的第二多晶硅层103和在第二多晶硅层103 侧面的间隔物(该间隔物材料为二氧化硅)104、以及覆盖在这些多层薄膜上的氮化硅层105。

图1B是示意性地示出了图1A中的结构部分沿着线A-A’截取的部分结构的横截面示意图。为了描述的方便，图1B中没有示出氮化硅层105。第二多晶硅层103包括主要芯片(main chip)区域1031 和棒状区域1032。图1A所示结构的横截面图实际上是主要芯片区域1031部分的横截面示意图(即图1B中的虚线方框部分所示，其中未示出氮化硅层105)。

在形成空腔的过程中，利用BOE(Buffered Oxide Etch，缓冲氧化物刻蚀)工艺刻蚀主要芯片区域1031的第一二氧化硅层(该第一二氧化硅层作为缓冲氧化物(bufferoxide))102，但是主要芯片区域1031边界上的间隔物104(如图1B中所示)刻蚀的非常厉害，这是因为该间隔物很细(可以称为毛细二氧化硅)，在BOE过程中，由于毛细作用，间隔物区域附近的二氧化硅被刻蚀的非常快，远超过正常的刻蚀速率，造成很多应该留下来的二氧化硅被刻蚀，使得被刻蚀区域不可控制，如图1C所示。毛细的二氧化硅(即间隔物104) 刻蚀过快，造成毛细二氧化硅区域附近被掏空，在震动时或者受到压力时，器件容易裂开失效。图1B中三角形虚线区域即是不希望受到 BOE影响的区域。

针对上面的问题，现有技术中存在两种解决方法，分别如下：

第一种方法是把原来的毛细二氧化硅(即间隔物104)经过退火处理(Anneal)来增加二氧化硅的密度。虽然BOE工艺对这种二氧化硅的刻蚀速率变低，BOE影响区域可以缩小，但是还不足以提高可靠性。

第二种方法是把原来的毛细二氧化硅换成氮化硅，但是毛细的氮化硅不能被BOE刻蚀干净，掉在器件上形成剥落(peeling)缺陷。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

本发明一个实施例的目的之一是：提供一种半导体装置的制造方法。本发明一个实施例的目的之一是：提供一种半导体装置。本发明可以消除对间隔物的毛细刻蚀作用的发生。

根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：

在半导体衬底上形成第一半导体层；

在所述第一半导体层上形成第一绝缘物层；

在所述第一绝缘物层上形成图案化的第二半导体层，其中所述第二半导体层的实际厚度大于所述第二半导体层的目标厚度，所述第二半导体层露出所述第一绝缘物层的一部分；