[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：形成基底，包括第一区域和第二区域；形成伪栅结构；形成开口；形成第一栅介质层和第二栅介质层；形成牺牲层；形成第一材料层；形成第一掩膜；露出所述第二栅介质层；露出所述第一材料层；形成第二材料层。与仅靠所述第一材料层保护所述第二栅介质层的现有技术相比，本发明技术方案中，所述第一材料层和所述牺牲层的总厚度较大，对所述第二栅介质层的保护能力更强，能够有效的减少第二栅介质层在第一掩膜形成过程中受损，有利于提高栅介质层的性能，改善所形成半导体结构的性能。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高晶体管的特征尺寸也越来越小，为了降低晶体管栅极的寄生电容、提高器件速度，高K栅介质层与金属栅极的栅极结构被引入到晶体管中。

然而，在高K栅介质层上形成金属栅极时仍有许多问题亟待解决，其中一个就是功函数的匹配问题，因为功函数将直接影响器件的阈值电压(Vt)和晶体管的性能。所以在高K金属栅结构中引入功函数层，从而实现对器件阈值电压的调节。

但是即使在高K金属栅结构中引入功函数层，现有技术中半导体结构的性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，以提高半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

形成基底，所述基底包括用于形成晶体管的第一区域和第二区域，且所述第一区域晶体管的阈值电压大于第二区域晶体管的阈值电压；在所述基底上形成伪栅结构；在相邻伪栅结构间的基底上形成介质层；去除所述伪栅结构在所述介质层内形成开口；在所述开口底部形成栅介质层，位于所述第一区域介质层内开口底部的栅介质层为第一栅介质层，位于所述第二区域介质层内开口底部的栅介质层为第二栅介质层；在所述第二栅介质层上形成牺牲层；在所述第一栅介质层和牺牲层上形成第一材料层；形成位于所述第一材料层上的第一掩膜，所述第一掩膜露出所述第二栅介质层上的第一材料层；以所述第一掩膜为掩膜，去除所述第二栅介质层上的第一材料层和牺牲层，露出所述第二栅介质层；去除所述第一掩膜，露出所述第一栅介质层上的所述第一材料层；在所述第一栅介质层的第一材料层和所述第二栅介质层上形成第二材料层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案，在形成栅介质层后，在第二栅介质层上形成牺牲层，在牺牲层上形成第一材料层；在形成第一掩膜的过程中，以所述牺牲层和所述第一材料层保护所述第二栅介质层。与仅靠所述第一材料层保护所述第二栅介质层的技术方案相比，本发明技术方案中，所述第一材料层和所述牺牲层的总厚度较大，对所述第二栅介质层的保护能力更强，能够有效的减少第二栅介质层在第一掩膜形成过程中受损，有利于提高栅介质层的性能，改善所形成半导体结构的性能。

附图说明

图1至图5是一种半导体结构形成方法各个步骤对应的剖面结构示意图。

图6至图16是本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。

具体实施方式

由背景技术可知，现有技术中的引入功函数层的半导体结构存在性能不良的问题。现结合一种半导体结构的形成方法分析其性能不良问题的原因：

参考图1至图5，示出了一种半导体结构形成方法各个步骤对应的剖面结构示意图。

参考图1，提供基底10，所述基底10包括用于形成N型晶体管的第一区域10a和第二区域10b，所述第一区域晶体管的阈值电压大于所述第二区域10b晶体管的阈值电压。