[发明专利]半导体结构的制造方法

说明书

一种半导体结构的制造方法，包括：提供衬底以及位于衬底上分立的鳍部；鳍部延伸方向为第一方向，垂直于第一方向的为第二方向；在鳍部之间衬底上形成初始隔离层，包括用于实现第一方向鳍部隔离的第一初始隔离层；去除部分厚度第一初始隔离层形成第一隔离层，使第一隔离层顶部低于鳍部顶部，在鳍部之间形成沟槽；形成填充满沟槽的第二隔离层；在高于鳍部顶部的第二隔离层侧壁上形成保护侧壁；去除部分厚度第二初始隔离层和第二隔离层。本发明在高于鳍部顶部的第二隔离层侧壁上形成保护侧壁，去除部分厚度第二隔离层时，保护侧壁对第二隔离层侧壁起到保护作用，避免第二隔离层顶部因横向刻蚀不足而形成凸起缺陷的问题。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构的制造方法。

背景技术

随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。

然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET器件相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

现有半导体器件制作工艺中，载流子的迁移率是影响晶体管性能的主要因素之一，有效提高载流子迁移率成为了晶体管器件制造工艺的重点之一。由于应力可以改变硅材料的能隙和载流子迁移率，因此通过形成应力层来提高MOS晶体管的性能成为越来越常用的手段。具体地，在NMOS器件中形成能提供拉应力的应力层以提高电子迁移率，在PMOS器件中形成能提供压应力的应力层以提高空穴迁移率。

但是，即使在FinFET制造工艺中引入应力层，现有技术的半导体器件的电学性能依旧较差。

发明内容

本发明解决的问题是提供一种半导体结构的制造方法，提高半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的制造方法，包括：提供基底，所述基底包括衬底以及位于衬底上多个分立的鳍部；所述鳍部延伸方向为第一方向，垂直于第一方向的为第二方向，所述多个分立的鳍部在第一方向和第二方向呈矩阵排列；在所述鳍部之间的衬底上形成初始隔离层，包括用于实现第一方向鳍部之间隔离的第一初始隔离层，以及用于实现第二方向鳍部之间隔离的第二初始隔离层；去除部分厚度的第一初始隔离层形成第一隔离层，使所述第一隔离层顶部低于相邻鳍部顶部，在所述鳍部之间形成沟槽；在所述第一隔离层上形成填充满所述沟槽的第二隔离层；在高于所述鳍部顶部的第二隔离层侧壁上形成保护侧壁；形成所述保护侧壁后，去除部分厚度的第二初始隔离层以及部分厚度的第二隔离层，剩余的第二隔离层和第一隔离层构成隔离结构；在所述隔离结构上形成掩膜栅结构。

与现有技术相比，本发明的技术方案具有以下优点：

本发明在高于鳍部顶部的第二隔离层侧壁上形成保护侧壁，在后续去除部分厚度第二隔离层的过程中，所述保护侧壁对所述第二隔离层侧壁起到保护作用，避免对所述第二隔离层进行纵向刻蚀时进行横向刻蚀；因此去除部分厚度第二隔离层后，可以避免所述第二隔离层顶部因横向刻蚀不足而形成凸起缺陷的问题，从而可以提高后续掩膜栅结构的形成质量，还可以避免所述凸起缺陷发生坍塌的问题，进而可以提高半导体器件的电学性能。