[发明专利]具有高耦合比率的闪存器件

权利要求书

1.一种闪存单元结构，包括：

半导体衬底；

衬垫介电层，设置在所述半导体衬底上；

浮动栅极，设置在所述衬垫介电层上方，其中，所述浮动栅极包括：

第一边缘；

第二边缘，与所述第一边缘相对；

底面，与所述衬垫介电层相邻并且接触所述半导体衬底中的浅沟槽隔离区域；和

顶面，与所述底面相对并且位于所述第一边缘和所述第二边缘之间，其中，所述顶面具有多个沟槽，并且每个所述沟槽从所述浮动栅极的所述第一边缘延伸至所述浮动栅极的所述第二边缘以横跨所述浮动栅极；

控制栅极，设置在所述浮动栅极的所述顶面上方；以及

阻挡层，设置在所述浮动栅极与所述控制栅极之间，

其中，在垂直于所述沟槽的延伸方向穿过所述浮动栅极的截面图中，所述衬垫介电层的底面、所述控制栅极与所述浅沟槽隔离区域的接触面、以及所述浮动栅极的最低底面彼此齐平。

2.根据权利要求1所述的闪存单元结构，其中，所述阻挡层共形地形成在所述浮动栅极的所述顶面上，

在所述浮动栅极的与所述衬垫介电层对准区域之外，还设置有所述沟槽。

3.根据权利要求1所述的闪存单元结构，其中，所述阻挡层包括顶面和在所述顶面上形成的多个沟渠，所述沟渠与所述浮动栅极的所述沟槽对准。

4.根据权利要求1所述的闪存单元结构，其中，所述阻挡层包括顶面和在所述顶面上形成的多个沟渠，并且每个所述沟渠的宽度小于每个所述沟槽的宽度。

5.根据权利要求1所述的闪存单元结构，其中，所述底面与所述衬垫介电层物理接触，并且所述顶面的表面粗糙度大于所述底面的表面粗糙度。

6.根据权利要求1所述的闪存单元结构，其中，每个所述沟槽具有从所述浮动栅极的厚度的8％至80％的范围的深度。

7.根据权利要求1所述的闪存单元结构，其中，每个所述沟槽具有深度和宽度，并且所述深度和所述宽度的比率在从2至200的范围内。

8.根据权利要求1所述的闪存单元结构，其中，每个所述沟槽具有所述浮动栅极的宽度的3％至33％的宽度。

9.根据权利要求1所述的闪存单元结构，其中，所述浮动栅极包括多晶硅。

10.根据权利要求1所述的闪存单元结构，其中，所述控制栅极包括多晶硅。

11.根据权利要求1所述的闪存单元结构，其中，所述控制栅极包括金属材料。

12.根据权利要求1所述的闪存单元结构，其中，所述半导体衬底包括将有源区域限定在其中的所述浅沟槽隔离区域，并且所述有源区域的宽度小于所述浮动栅极的宽度。

13.根据权利要求1所述的闪存单元结构，其中，所述阻挡层与所述浮动栅极和所述控制栅极物理接触。