[发明专利]半导体器件及其制造方法

说明书

一种半导体器件及其制造方法，半导体器件包括：FinFET器件，所述FinFET器件包括：基底，凸出于所述基底上的鳍部，位于所述基底上且横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁，分别位于所述栅极结构相对两侧的鳍部内的源极和漏极；位于所述FinFET器件正上方的Fuse器件，所述Fuse器件具有阳极端以及阴极端，其中，所述阴极端与所述FinFET器件的源极电连接，所述阳极端与外接衬垫电连接；介质层，所述介质层位于所述FinFET器件以及Fuse器件之间。本发明缩短半导体器件的编程时间，提高编程效率。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其制造方法。

背景技术

随着半导体工艺的微小化以及复杂度的提高，半导体元件变得更容易受到各种缺陷或杂质的影响，而单一导线、二极管或者晶体管等失效往往构成整个芯片的缺陷，为了解决这一问题，在集成电路中引入熔丝(fuse)，提高集成电路成品率。

目前，在集成电路中应用较多的熔丝结构为电可编程熔丝结构(Efuse，Electrically Programmable fuse Structure)，电可编程熔丝结构与互补型金属氧化物半导体(CMOS，Complementary Metal Oxide Semiconductor)工艺兼容性高、操作简单、体积小且灵活性高。因此，电可编程熔丝结构广泛的应用在集成电路中，例如，所述电可编程熔丝结构可作为一次性可编程(OTP，One-time Programmable)存储器。

然而，现有技术中的电可编程熔丝器件性能有待提高。

发明内容

本发明解决的问题是提供一种半导体器件及其制造方法，缩短Fuse器件的熔断时间，减小半导体器件的编程时间，提高编程效率。

为解决上述问题，本发明提供一种半导体器件，包括：FinFET器件，所述FinFET器件包括：基底，凸出于所述基底上的鳍部，位于所述基底上且横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁，分别位于所述栅极结构相对两侧的鳍部内的源极和漏极；位于所述FinFET器件正上方的Fuse器件，所述Fuse器件具有阳极端以及阴极端，其中，所述阴极端与所述FinFET器件的源极电连接，所述阳极端与外接衬垫电连接；介质层，所述介质层位于所述FinFET器件以及Fuse器件之间。

可选的，所述Fuse器件为：位于所述FinFET器件正上方的金属层，所述金属层具有两个相对的端部，其中一个端部为所述阳极端，另一个端部为所述阴极端。

可选的，所述金属层的阳极端指向阴极端的方向与所述鳍部的延伸方向相平行。

可选的，所述金属层在所述基底上的投影与所述栅极结构在所述基底上的投影具有重合部分。

可选的，所述金属层在所述基底上的投影与所述鳍部在所述基底上的投影具有重合部分。

可选的，所述金属层位于所述鳍部正上方。

可选的，所述金属层的阳极端指向阴极端的方向与所述栅极结构的长度方向相平行。

可选的，所述金属层位于所述栅极结构正上方。

可选的，所述介质层还位于所述栅极结构顶部与所述金属层底部之间；且所述栅极结构顶部与所述金属层底部之间的介质层厚度为20埃～500埃。

可选的，所述半导体器件还包括：与所述金属层处于同层且与所述金属层电连接的导电层，且所述导电层位于所述基底的投影与所述源极具有重合部分；电连接所述导电层以及所述源极的连接插塞。