[发明专利]一种基于CPCI主控的1-Wire通信系统及方法

说明书

本发明公开了一种基于CPCI主控的1‑Wire通信系统及方法，该系统与加密芯片通信，包括CPU主控板、指令解析器和1‑Wire主控制器，其中，CPU主控板，其配置为分配针对1‑Wire主控制器的地址空间，并经由CPCI总线加载各种指令至指令解析器；指令解析器，其配置为解析各种指令，生成1‑Wire主控制器需要的时序控制信号；1‑Wire主控制器，其配置为根据时序控制信号，响应CPU主控板加载的各种指令，生成1‑Wire总线需要的各种时序控制信号，完成与加密芯片的通信。本发明能够实现系统内无CPU处理器的单板与1‑Wire加密芯片的通信功能，进而利用FPGA加密系统来保护设计。

技术领域

本发明涉及列车通信技术领域，尤其涉及一种基于CPCI主控的1-Wire通信系统及方法。

背景技术

随着列车高速化、安全化和舒适化的发展，越来越多的状态信息、控制信息和诊断信息等需要在机车车辆之间、各电气设备之间相互传输。

目前FPGA的应用越来越广泛，多数单板也都有FPGA程序，这就带来了FPGA设计的产权保护问题。众所周知，FPGA的工作原理是在系统上电时将片外PROM中的BIT数据流加载到片内的SRAM中，完成对FPGA的编程，从而实现不同功能，也叫可重构技术，但是只要监测FPGA加载管脚的数据流就可实现对FPGA功能设计的复制。因此非常有必要采用加密的技术来保护设计者的知识产权。比如美国Dallas公司生产的DS28E01就是一款采用1-Wire总线的加密产品。

单总线(1-Wire Bus)技术采用单根信号线，既可传输时钟，又能传输数据，而且数据传输是双向的，因而这种单总线技术具有线路简单，硬件开销少，成本低廉，便于总线扩展和维护等优点。加密芯片采用1-Wire总线串行传送数据，提供它和被加密器件之间的安全认证。其中用到的SHA-1算法是一种单向密码体制，它通过直接构造复杂的非线性关系达到从明文到密文的不可逆映射，具有“防碰撞”以及良好的“雪崩效应”，防止了盗窃者利用相似的输入来达到破解密码的可能性。

图2为加密FPGA系统框架图，如图2所示，加密芯片通过1-Wire总线和FPGA相连，FPGA内嵌一个SHA-1引擎和加密芯片握手。引擎中携带有和加密芯片相同的密钥，这是由用户预先配置好的。具体的加密工作原理如下：FPGA中的SHA-1引擎产生一个随机数，通过1-Wire总线发送给加密芯片；FPGA的SHA-1引擎通过1-Wire总线读取加密芯片的器件序列号；加密芯片利用仅仅对用户开放的密钥、器件序列号、随机数、附加常数等通过SHA-1算法来产生一个160位的MAC值。同时FPGA中的SHA-1引擎此时也利用相同的信息通过SHA-1计算来得到相同的160位MAC值；FPGA中的SHA-1引擎通过1-Wire总线读取加密芯片计算出来的160位MAC值；在FPGA的SHA-1引擎中比较两个160位的MAC值，如果相同则用户设计功能被打开。按照这样的过程只有SHA-1引擎中的密钥和加密芯片中的密钥完全相同时，用户设计才会开放，这样就可完成对用户设计的IP产权保护。在竞争日益强烈的今天，利用FPGA加密系统来保护知识产权，为公司产品抢占市场先机是必由之路。

一般的单板上都自带有CPU处理器，且CPU的本地总线与1-Wire主控制器的控制接口比较类似，都有地址/数据线、片选、读写信号等，只需要对时序做较小的调整，按照传统的方法来实现通信不是太复杂，但是像IO类的单板上没有CPU和其他处理器，无法通过本地总线加载指令来控制FPGA内的1-Wire主控制器，因此无法实现与1-Wire加密芯片的通信功能，不能利用FPGA加密系统来保护设计。

因此，亟需设计一种方案来实现系统内无CPU处理器的单板与1-Wire加密芯片的通信功能，能利用FPGA加密系统来保护设计。

发明内容

本发明所要解决的技术问题之一是需要提供一种能够实现系统内无CPU处理器的单板与1-Wire加密芯片的通信功能，进而利用FPGA加密系统来保护设计的方案。