[发明专利]一种基于CPCI主控的1-Wire通信系统及方法

权利要求书

1.一种基于CPCI主控的1-Wire通信系统，该系统利用机箱的CPU主控板通过CPCI背板总线来实现1-Wire通信，其还与加密芯片通信，该系统包括CPU主控板、指令解析器和1-Wire主控制器，其中，

CPU主控板，其配置为分配针对1-Wire主控制器的地址空间，并经由CPCI总线加载各种指令至指令解析器，所述指令包括复位指令；

指令解析器，其配置为解析各种指令，生成1-Wire主控制器需要的时序控制信号，其中，在发出指令的地址信息与1-Wire主控制器的寄存器地址匹配时，生成1-Wire主控制器需要的复位时序接口信号；

1-Wire主控制器，其配置为根据时序控制信号，响应CPU主控板加载的各种指令，生成1-Wire总线需要的各种时序控制信号，完成与加密芯片的通信，还根据复位时序接口信号，响应复位指令生成1-Wire总线的复位和初始化时序，之后释放总线并等待加密芯片的响应。

2.根据权利要求1所述的1-Wire通信系统，其特征在于，

CPU主控板，其配置为判断1-Wire总线上是否存在加密芯片，若存在则加载各种读写指令至指令解析器；

指令解析器，其配置为解析各种读写指令，生成1-Wire主控制器需要的读写操作时序信号；

1-Wire主控制器，其配置为根据读写操作时序信号，响应各种读写指令，生成1-Wire总线需要的读写操作时序，完成与加密芯片的交互和验证工作。

3.根据权利要求1所述的1-Wire通信系统，其特征在于，

指令解析器和1-Wire主控制器通过FPGA来实现。

4.一种基于CPCI主控的1-Wire通信方法，其利用如权利要求1～3中任一项所述的通信系统实现系统内无CPU处理器的单板与加密芯片的通信功能，该方法利用机箱的CPU主控板通过CPCI背板总线来实现1-Wire通信，该方法包括：

CPU主控板分配针对1-Wire主控制器的地址空间，并经由CPCI总线加载各种指令至指令解析器，所述指令包括复位指令；

指令解析器解析各种指令，生成1-Wire主控制器需要的时序控制信号，其中，在发出指令的地址信息与1-Wire主控制器的寄存器地址匹配时，生成1-Wire主控制器需要的复位时序接口信号；

1-Wire主控制器根据时序控制信号，响应CPU主控板加载的各种指令，生成1-Wire总线需要的各种时序控制信号，完成与加密芯片的通信，还根据复位时序接口信号，响应复位指令生成1-Wire总线的复位和初始化时序，之后释放总线并等待加密芯片的响应。

5.根据权利要求4所述的1-Wire通信方法，其特征在于，

CPU主控板判断1-Wire总线上是否存在加密芯片，若存在则加载各种读写指令至指令解析器；

指令解析器解析各种读写指令，生成1-Wire主控制器需要的读写操作时序信号；

1-Wire主控制器根据读写操作时序信号，响应各种读写指令，生成1-Wire总线需要的读写操作时序，完成与加密芯片的交互和验证工作。