[发明专利]信号移位电路、基底芯片以及包括其的半导体系统

说明书

一种信号移位电路可以包括：存储体选择信号发生单元，适用于响应于存储体地址和内部写入信号而同步于第一时钟来产生存储体选择信号；以及移位器件，适用于根据时延信息通过将存储体选择信号移位若干次来产生移位的存储体选择信号，以及适用于每当将存储体选择信号移位一次或更多次，使移位的存储体选择信号的相位提前，以便移位的存储体选择信号与具有比第一时钟相位领先的相位的第二时钟同步。

相关申请的交叉引用

本申请要求2015年12月23日提交的申请号为10-2015-0185165的韩国专利申请的优先权，其通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种信号移位电路、基底芯片以及包括其的半导体系统。

背景技术

图1是示出包括多个芯片的半导体系统的示图，所述多个芯片包括基底芯片BASE和四个核心芯片CORE0至CORE3。

核心芯片CORE0至CORE3顺序地层叠在基底芯片BASE之上。每个核心芯片包括多个存储体(未示出)。基底芯片BASE负责与半导体封装体的外部通信。基底芯片BASE可以响应于从外部提供的命令和地址而产生用于控制所述多个核心芯片CORE0至CORE3的信号，且可以经由通孔TSV将产生的信号发送给各个核心芯片CORE0至CORE3，或者在所述多个核心芯片CORE0至CORE3与外部设备之间传送数据。

在写入操作期间，半导体系统通常使用数据选通信号以精确地识别从外部提供的数据。数据选通信号与数据一起从芯片组传输给半导体封装体，且在一个时钟周期期间数据选通信号在两个状态之间切换。数据和外部时钟经由不同的传输线从芯片组传输给半导体存储器件。因不同传输线的传输速度的差异而导致在数据的识别中产生错误。相应地，芯片组经由数据选通信号的传输线将数据选通信号传送给半导体系统，数据选通信号的传输线类似于用于传输数据的传输线。选通信号编码允许半导体系统更精确地识别数据。

在半导体系统包括图1中所示的多个芯片的情况下，数据和数据选通信号经由基底芯片BASE来提供给核心芯片CORE0至CORE3。因此，因为数据选通信号从基底芯片BASE传送给核心芯片CORE0至CORE3的全部，所以核心芯片CORE0至CORE3中的每个需要接收数据选通信号的一部分。在这种情况下，裕度可能由于半导体系统的内部时钟与数据选通信号之间的相位差而减小。

发明内容

各种实施例针对一种信号移位电路、基底芯片和半导体系统，在将存储体选择信号移位时，其能够根据具有渐变相位的多个参考时钟来逐渐改变移位的存储体选择信号的相位，从而甚至在参考时钟改变时仍能防止错误。

在一个实施例中，一种信号移位电路可以包括：存储体选择信号发生单元，适用于响应于存储体地址和内部写入信号来产生同步于第一时钟的存储体选择信号；以及移位器件，适用于通过根据时延信息将存储体选择信号移位若干次来产生移位的存储体选择信号，以及适用于每当将存储体选择信号移位一次或更多次，使移位的存储体选择信号的相位提前，使得移位的存储体选择信号与具有比第一时钟相位领先的相位的第二时钟同步。

在一个实施例中，一种半导体系统可以包括：基底芯片，适用于：传送写入选通信号；根据时延信息通过将与延迟的内部时钟同步的多个存储体选择信号移位若干次来产生多个移位的存储体选择信号，所述延迟的内部时钟从内部时钟来延迟；以及多个核心芯片，分别包括多个存储体，且层叠在基底芯片之上，以及适用于分别根据所述多个移位的存储体选择信号和写入选通信号来接收写入数据，其中，每当将所述多个存储体选择信号移位一次或更多次时，基底芯片使多个移位的存储体选择信号的相位提前，使得多个移位的存储体选择信号与具有比延迟的内部时钟的相位领先的相位的内部时钟同步。