[发明专利]信号移位电路、基底芯片以及包括其的半导体系统

权利要求书

1.一种信号移位电路，包括：

存储体选择信号发生单元，适用于响应于存储体地址和内部写入信号来产生与第一时钟同步的存储体选择信号；以及

移位器件，适用于通过根据时延信息将存储体选择信号的相位移位来产生移位的存储体选择信号，以及适用于每当将存储体选择信号移位一次或更多次时，使移位的存储体选择信号的相位提前，使得移位的存储体选择信号与具有比第一时钟相位领先的相位的第二时钟同步。

2.如权利要求1所述的信号移位电路，其中，每当将存储体选择信号移位时，移位器件通过逐渐改变移位的存储体选择信号的相位来产生移位的存储体选择信号。

3.如权利要求1所述的信号移位电路，其中，移位器件包括串联耦接的多个移位单元，且通过使用根据时延信息在所述多个移位单元之中选中的两个或更多个移位单元来将存储体选择信号移位，而产生移位的存储体选择信号。

4.如权利要求3所述的信号移位电路，其中：

所述多个移位单元同步于多个时钟中的对应时钟来将各个输入信号移位，以及

所述多个时钟包括第一时钟、第二时钟以及一个或更多个中间时钟，所述一个或更多个中间时钟中的每个具有在第一时钟的相位与第二时钟的相位之间的相位。

5.如权利要求4所述的信号移位电路，其中：

所述多个移位单元之中的最前级的移位单元同步于第一时钟来执行移位，

所述多个移位单元之中的最后级的移位单元同步于第二时钟来执行移位，以及

所述多个移位单元之中的其余移位单元中的每个同步于所述多个时钟之中的具有比另一时钟领先或者与另一时钟相同的相位的时钟来执行移位，所述另一时钟与所述多个移位单元之中的前一级移位单元同步。

6.如权利要求4所述的信号移位电路，其中，所述一个或更多个中间时钟包括通过将第二时钟延迟不同的延迟量而产生的时钟。

7.一种半导体系统，包括：

基底芯片，适用于：

传送写入选通信号；

通过根据时延信息将与延迟的内部时钟同步的多个存储体选择信号的相位移位来产生多个移位的存储体选择信号，所述延迟的内部时钟从内部时钟来延迟；以及

多个核心芯片，分别包括多个存储体，且层叠在基底芯片之上，以及适用于分别根据所述多个移位的存储体选择信号和写入选通信号来接收写入数据，

其中，每当将所述多个存储体选择信号移位一次或更多次时，基底芯片使所述多个移位的存储体选择信号的相位提前，使得所述多个移位的存储体选择信号与具有比延迟的内部时钟的相位领先的相位的内部时钟同步。

8.如权利要求7所述的半导体系统，其中，所述多个核心芯片通过分别将所述多个移位的存储体选择信号与写入选通信号进行组合来分别产生多个芯片写入选通信号。

9.如权利要求8所述的半导体系统，其中，所述多个核心芯片中的每个同步于所述多个芯片写入选通信号中的每个来接收写入数据。

10.如权利要求7所述的半导体系统，其中，基底芯片包括：

第一缓冲器，适用于接收写入选通信号；

第二缓冲器，适用于使用从外部提供的时钟来产生内部时钟；

内部命令信号发生单元，适用于响应于内部时钟来锁存多个命令/地址信号，响应于锁存的命令信号来产生内部写入信号，以及通过将内部时钟延迟来产生延迟的内部时钟；以及

多个移位单元，所述多个移位单元中的每个适用于响应于存储体地址和内部写入信号而根据时延信息通过将存储体选择信号移位若干次来产生移位的存储体选择信号，

其中，每当将存储体选择信号移位一次或更多次时，所述多个移位单元使移位的存储体选择信号的相位提前，使得移位的存储体选择信号与内部时钟同步。