[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有第一鳍部和第二鳍部，第一鳍部具有第一宽度，第二鳍部具有第二宽度，第二宽度大于第一宽度；在半导体衬底上形成覆盖第一鳍部侧壁和第二鳍部侧壁的第一隔离膜；在所述第一隔离膜中形成凹槽，所述凹槽位于第二鳍部一侧，所述凹槽和第二鳍部之间的第一隔离膜形成控制层；采用流体化学气相沉积工艺在所述凹槽中形成第二隔离膜，所述流体化学气相沉积工艺包括含氧退火，所述含氧退火适于氧化第二鳍部的侧壁，从而形成副产层。所述方法能够提高第二鳍部和第一鳍部的宽度一致性。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。

背景技术

MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。

然而，现有技术中鳍式场效应晶体管构成的半导体器件的鳍部宽度一致性较差。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，以提高第二鳍部和第一鳍部的宽度一致性。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有第一鳍部和第二鳍部，第一鳍部具有第一宽度，第二鳍部具有第二宽度，第二宽度大于第一宽度；在半导体衬底上形成覆盖第一鳍部侧壁和第二鳍部侧壁的第一隔离膜；在所述第一隔离膜中形成凹槽，所述凹槽位于第二鳍部一侧，所述凹槽和第二鳍部之间的第一隔离膜形成控制层；采用流体化学气相沉积工艺在所述凹槽中形成第二隔离膜，所述流体化学气相沉积工艺包括含氧退火，所述含氧退火适于氧化第二鳍部的侧壁，从而形成副产层。

可选的，所述含氧退火为水汽退火。

可选的，所述流体化学气相沉积工艺包括：在所述凹槽中形成隔离流体层；进行水汽退火，使所述隔离流体层形成第二隔离膜。

可选的，所述水汽退火的参数包括：采用的气体包括氧气、臭氧和气态水，退火温度为350摄氏度～750摄氏度。

可选的，所述流体化学气相沉积工艺还包括：进行水汽退火后，对所述第二隔离膜进行致密化退火处理。

可选的，所述致密化退火处理的参数包括：采用的气体包括氮气，退火温度为850摄氏度～1050摄氏度。

可选的，所述控制层沿垂直于第二鳍部侧壁方向上的尺寸为5埃～50埃。

可选的，所述第二隔离膜的材料为氧化硅。

可选的，所述第一隔离膜的材料为氧化硅、氮氧化硅或者碳氧化硅。

可选的，所述第一鳍部和第二鳍部的顶部表面具有第一掩膜层；所述第一隔离膜还覆盖所述第一掩膜层的侧壁。

可选的，所述半导体衬底包括逻辑器件区和核心器件区，逻辑器件区的半导体衬底上具有第三鳍部；所述第一鳍部和第二鳍部位于核心器件区的半导体衬底上；所述第三鳍部包括第三待去除鳍部和第三待保留鳍部；所述第一隔离膜还覆盖第三鳍部；所述半导体器件的形成方法还包括：形成第一隔离膜后，去除第三待去除鳍部。