[发明专利]晶体管及其制造方法

说明书

技术领域

本发明涉及一种晶体管及其制造方法，且特别涉及一种具有更短的通道区长度的晶体管及其制造方法。

背景技术

金属氧化物半导体晶体管(Metal Oxide Semiconductor Transistor)是利用金属氧化物作为半导体层的薄膜晶体管。相较于非晶硅薄膜晶体管，金属氧化物半导体晶体管具有较高的载子迁移率(Mobility)，因此金属氧化物半导体晶体管拥有较佳的电性表现。此外，金属氧化物半导体晶体管的制造方法也比低温多晶硅薄膜晶体管简单，所以金属氧化物半导体晶体管具有较高的生产效能。近年来，业界开发出金属氧化物半导体晶体管的“自对准”工艺技术，进一步缩短通道区的长度，以提高金属氧化物半导体晶体管的电性表现。

第1至4图绘示公知的自对准晶体管的制造方法在不同阶段的剖面示意图。在图1中，首先在基材21上形成金属氧化物半导体层20。接着，在金属氧化物半导体层20的相对两侧上形成源极30和漏极32。然后，形成介电层40覆盖金属氧化物半导体层20、源极30和漏极32。在形成介电层40之后，在介电层40上形成栅极50。

接着，请参照图2，利用栅极50作为遮罩进行蚀刻工艺，移除未被栅极50覆盖的介电层40的部分，因此在栅极50下方形成栅极介电层52。蚀刻工艺让源极30和漏极32以及一部分的金属氧化物半导体层20暴露出来。

接着，请参见图3，利用栅极50、源极30和漏极32作为遮罩，对金属氧化物半导体层20的露出部分进行掺杂工艺，而在金属氧化物半导体层20中形成源极区20S和漏极区20D。栅极50下方未被掺杂的金属氧化物半导体 层20的部分形成通道区20C，此通道区20C的长度B大致上是由栅极50的宽度所决定。

但是，公知方法易发生蚀刻工艺的工艺边际(process margin)太小的问题。图4绘示进行蚀刻工艺后某些实例的剖面示意图。如图4所示，基板上的某些区域中会发生过蚀刻的现象，而造成如栅极50可能崩塌以及通道区20C的长度难以控制的问题。随着大基板显示器及半导体制造技术的发展，蚀刻工艺边际太小的问题将更严重。因此目前极需要一种改良的金属氧化物半导体晶体管以及制造方法。

发明内容

本发明的一个目的是提供一种晶体管的制造方法，此方法制造的晶体管具有更短的通道区长度，而且解决“自对准”工艺技术中蚀刻工艺边际太小的技术问题，且具有更高的生产合格率。此方法包含：(i)在基材上方形成金属氧化物半导体层；(ii)在金属氧化物半导体层的不同两侧上方形成源极和漏极；(iii)在源极、漏极以及金属氧化物半导体层上方形成介电层；(iv)在介电层上方形成含氢绝缘层，其中含氢绝缘层具有间隙露出介电层的表面，且在垂直表面的方向上间隙与金属氧化物半导体层重叠；(v)通过对含氢绝缘层进行处理，使金属氧化物半导体层的局部的氢浓度增加，而在金属氧化物半导体层中形成源极区以及漏极区；以及(vi)在间隙中形成栅极。

在某些实施方式中，上述对含氢绝缘层进行处理包含对含氢绝缘层进行热处理或以激光照射含氢绝缘层。

在某些实施方式中，源极区具有第一氢浓度，漏极区具有第二氢浓度，且第一氢浓度及第二氢浓度介于约10¹⁶个/cm²至约10²²个/cm²之间。

在某些实施方式中，金属氧化物半导体层的源极区与漏极区之间的区域定义金属氧化物半导体层的通道区，通道区具有第三氢浓度，且第三氢浓度为约0至约10¹⁶个/cm²。

在某些实施方式中，间隙的宽度小于金属氧化物半导体层的长度。

本发明的另一个目的是提供一种晶体管。此晶体管包含金属氧化物半导体层、源极、漏极、介电层、含氢绝缘层以及栅极。金属氧化物半导体层包含源极区、漏极区以及通道区。源极区、漏极区及通道区分别具有第一氢浓度、第二氢浓度及第三氢浓度，且第一氢浓度及第二氢浓度大于第三氢浓度。源极位于源极区上方。漏极位于漏极区上方。介电层位于源极、漏极以及金属氧化物半导体层上方。含氢绝缘层位于介电层上方，且含氢绝缘层具有间隙露出介电层的表面。在垂直该表面的方向上，含氢绝缘层以及间隙与金属氧化物半导体层重叠。栅极配置在所述间隙中。

在某些实施方式中，含氢绝缘层的间隙的宽度定义金属氧化物半导体层的通道区的长度。

在某些实施方式中，在垂直该表面的方向上，源极区及漏极区与含氢绝缘层重叠。