[发明专利]电平转移电路及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种电平转移电路，其特征在于，包括：

信号输入端、第一高电平输入端、第二高电平输入端、低电平输入端、预输出端；

存储电容，所述存储电容的第一端与所述预输出端相连；

预充模块，所述预充模块的控制端与所述信号输入端相连，所述预充模块的第一输入端与所述第一高电平输入端相连，所述预充模块的第二输入端与所述低电平输入端相连，所述预充模块的第一输出端与所述存储电容的第一端相连，所述预充模块的第二输出端与所述存储电容的第二端相连；所述预充模块的第一输入端与第一输出端用于在所述信号输入端输入高电平的控制信号时导通、在所述信号输入端输入低电平的控制信号时断开；所述预充模块的第二输入端与第二输出端用于在所述信号输入端输入所述高电平的控制信号时导通、在所述信号输入端输入所述低电平的控制信号时断开；和

升压模块，所述升压模块的控制端与所述信号输入端相连，所述升压模块的输入端与所述第二高电平输入端相连，所述升压模块的输出端与所述存储电容的第二端相连，所述升压模块的输入端与输出端用于在所述信号输入端输入所述高电平的控制信号时断开、在所述信号输入端输入所述低电平的控制信号时导通；

其中，所述第二高电平输入端与所述低电平输入端之间的电压差与所述第一高电平输入端的电压之和大于所述高电平的控制信号的电压。

2.根据权利要求1所述的电平转移电路，其特征在于，所述电平转移电路还包括：

最终输出端；和

输出模块，所述输出模块的第一输入端与所述预输出端相连，所述输出模块的第二输入端与所述低电平输入端相连，所述输出模块的控制端与所述信号输入端相连，所述输出模块的输出端与所述最终输出端相连；所述输出模块的第一输入端与输出端用于在该输出模块的控制端接收到所述低电平的控制信号时导通，所述输出模块的第二输入端与输出端用于在该输出模块的控制端接收到所述高电平的控制信号导通。

3.根据权利要求1所述的电平转移电路，其特征在于，所述预充模块包括第一预充单元和第二预充单元，

所述第一预充单元控制端和所述第二预充单元的控制端相连，并共同形成为所述预充模块的控制端，所述第一预充单元的输入端为所述预充模块的第一输入端，所述第一预充单元的输出端为所述预充模块的第一输出端；所述第一预充单元的输入端与输出端用于在该第一预充单元的控制端接收到所述高电平的控制信号时导通、在该第一预充单元的控制端接收到所述低电平的控制信号时断开；

所述第二预充单元的输入端为所述预充模块的第二输入端，所述第二预充单元的输出端为所述预充模块的第二输出端；所述第二预充单元的输入端与输出端用于在该第二预充单元的控制端接收到所述高电平的控制信号时导通、在该第二预充单元的控制端接收到所述低电平的控制信号时断开。

4.根据权利要求3所述的电平转移电路，其特征在于，所述第一预充单元包括第一P型晶体管、第一N型晶体管和第二P型晶体管，

所述第一N型晶体管的栅极和所述第一P型晶体管的栅极相连，并共同形成所述第一预充单元的控制端，所述第一P型晶体管的第一极与所述存储电容的第一端相连，所述第一P型晶体管的第二极、所述第一N型晶体管的第二极和所述第二P型晶体管的栅极连接在一起，所述第一N型晶体管的第一极与所述低电平输入端相连，所述第二P型晶体管的第一极为所述第一预充单元的输入端，所述第二P型晶体管的第二极为所述第一预充单元的输出端。

5.根据权利要求3所述的电平转移电路，其特征在于，所述第二预充单元包括第二N型晶体管，所述第二N型晶体管的栅极为所述第二预充单元的控制端，所述第二N型晶体管的第一极为所述第二预充单元的输入端，所述第二N型晶体管的第二极为所述第二预充单元的输出端。

6.根据权利要求1至5中任意一项所述的电平转移电路，其特征在于，所述升压模块包括第三P型晶体管，所述第三P型晶体管的栅极为所述升压模块的控制端，所述第三P型晶体管的第一极为所述升压模块的输入端，所述第三P型晶体管的第二极为所述升压模块的输出端。