[发明专利]一种通用串行总线控制器验证方法、系统及设备

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种通用串行总线(Universal Serial Bus，USB)控制器验证方法、系统及设备。

背景技术

在系统芯片(System-on-Chip，SoC)的开发过程中，SoC原型的测试验证是芯片在流片之前不可或缺的环节。随着集成电路应用需求的不断提升，SoC的设计规模与日俱增，功能日趋复杂，且性能要求也越来越高，这使得芯片的开发时间会相应延长。其中，芯片的验证阶段占据了整个芯片开发的大部分时间。因此，如何提高验证效率和质量以缩短芯片的开发时间成为当今SoC设计领域中最为关注的课题之一。

现有的芯片原型验证手段，主要包括有以软件驱动验证(Software Driven verification，SDV)、总线功能模型(Bus Function Model，BFM)等为代表的软件验证技术，以及基于现场可编程门阵列(Field-Programmable Gate Array，FPGA)的原型验证技术。基于FPGA的原型验证比软件验证的速度高出4至6个数量级，而且还可以及时发现芯片设计中的缺陷和错误，从而提高流片成功率；同时，FPGA验证平台还可作为软件开发的硬件平台，能够加速软件开发速度，以缩短产品的开发周期。

USB接口因具有可热插拔、可总线供电、支持设备多、易扩展、方便设备互联等优点，深受广大芯片厂商的喜爱，几乎成为集成有处理器核的SoC芯片的必备接口。然而，USB接口的易用性的代价是USB控制器的复杂度的增加，即增加了对USB控制器的测试验证的复杂度。

目前，针对USB控制器的测试，主要是以FPGA验证平台结合USB设备的方式进行。但是，由于USB控制器区分主机(HOST)模式和设备(DEVICE)模式，且在测试过程中需要覆盖USB的中断传输、控制传输、等时传输、批量传输等四种传输模式，现有的验证平台及验证方法存在明显不足。

例如，当USB控制器处于HOST模式时，当前一般采用USB设备与USB控制器相连接的方式进行测试，但当USB设备枚举之后，HOST侧的处理器需要运行对应USB设备的驱动程序才能与所述USB设备进行数据传输；此外，一种USB设备往往只能覆盖一种或两种传输模式，无法覆盖完全USB的四种传输模式；并且，在对数据进行传输测试的过程中，无法修改数据包长度，导致无法进行精细测试。当USB控制器处于DEVICE模式时，当前一般采用USB设备对接个人计算机(Personal Computer，PC)的方式进行测试，即USB控制器所在的SoC芯片作为一个USB设备连接到PC，在USB设备枚举之后，PC侧需要运行对应USB设备的驱动程序才能与所述USB设备进行数据传输。然而，开发PC侧的驱动程序将会使芯片开发增加额外的工作量，并且同一个驱动程序对于不同的操作系统可能不具有适应性，还需进行实时维护。

发明内容

有鉴于此，本发明实施例提供了一种USB控制器验证方法、系统及设备，能够同时覆盖测试USB控制器的两种工作模式和四种传输模式。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供了一种USB控制器验证系统，所述系统包括：上位机、现场可编程逻辑阵列FPGA验证板；所述FPGA验证板包括第一FPGA芯片、第二FPGA芯片、以及连接所述第一FPGA芯片和所述第二FPGA芯片的控制开关；其中，

所述上位机，用于将USB控制器第一工作模式的测试程序发送至所述第一FPGA芯片、将USB控制器第二工作模式的测试程序发送至所述第二FPGA芯片；以及分别向所述第一FPGA芯片和所述第二FPGA芯片发送执行指定传输模式的指令；

所述第一FPGA芯片和第二FPGA芯片，分别工作于所述第一工作模式和所述第二工作模式，用于在所述控制开关闭合后，按所述指定传输模式对数据进行传输测试，并将测试结果返回给所述上位机。

上述方案中，所述上位机，还用于将集成有USB控制器的系统芯片SoC处理器的第一SoC逻辑版本写入到所述第一FPGA芯片、以及将集成有USB控制器的SoC处理器的第二SoC逻辑版本写入到所述第二FPGA芯片。

上述方案中，所述第一工作模式为主机模式，所述第二工作模式为设备模式。

上述方案中，所述第一FPGA芯片，还用于对所述第二FPGA芯片进行枚举操作；

所述枚举操作，包括：

第一FPGA芯片对第二FPGA芯片进行设备识别检测；

第一FPGA芯片获取第二FPGA芯片的设备描述符信息；