[发明专利]一种通用串行总线控制器验证方法、系统及设备

权利要求书

1.一种通用串行总线USB控制器验证系统，其特征在于，所述系统包括上位机、现场可编程逻辑阵列FPGA验证板；所述FPGA验证板包括第一FPGA芯片、第二FPGA芯片、以及连接所述第一FPGA芯片和所述第二FPGA芯片的控制开关；其中，

所述上位机，用于将USB控制器第一工作模式的测试程序发送至所述第一FPGA芯片、将USB控制器第二工作模式的测试程序发送至所述第二FPGA芯片；以及分别向所述第一FPGA芯片和所述第二FPGA芯片发送执行指定传输模式的指令；

所述第一FPGA芯片和第二FPGA芯片，分别工作于所述第一工作模式和所述第二工作模式，用于在所述控制开关闭合后，按所述指定传输模式对数据进行传输测试，并将测试结果返回给所述上位机。

2.根据权利要求1所述的系统，其特征在于，所述上位机，还用于将集成有USB控制器的系统芯片SoC处理器的第一SoC逻辑版本写入到所述第一FPGA芯片、以及将集成有USB控制器的SoC处理器的第二SoC逻辑版本写入到所述第二FPGA芯片。

3.根据权利要求1或2所述的系统，其特征在于，所述第一工作模式为主机模式，所述第二工作模式为设备模式。

4.根据权利要求3所述的系统，其特征在于，所述第一FPGA芯片，还用于对所述第二FPGA芯片进行枚举操作；

所述枚举操作，包括：

第一FPGA芯片对第二FPGA芯片进行设备识别检测；

第一FPGA芯片获取第二FPGA芯片的设备描述符信息；

第一FPGA芯片对第二FPGA芯片进行设备地址设定；

第一FPGA芯片获取第二FPGA芯片配置描述符；

第一FPGA芯片对第二FPGA芯片进行设备配置。

5.根据权利要求2所述的系统，其特征在于，所述FPGA验证板还包括第一调试接口、第二调试接口及第三调试接口；

所述第一调试接口与所述第一FPGA芯片连接，所述第二调试接口与所述第二FPGA芯片连接，所述第三调试接口与所述上位机连接且分别与所述第一调试接口、第二调试接口串联；

所述第一调试接口，用于将所述上位机需要写入到所述第一FPGA芯片的所述第一SoC逻辑版本发送至所述第一FPGA芯片；

所述第二调试接口，用于将所述上位机需要写入到所述第二FPGA芯片的所述第二SoC逻辑版本发送至所述第二FPGA芯片；

所述FPGA验证板还包括第一路传输接口、第二路传输接口；所述第一路传输接口与所述第一FPGA芯片连接，所述第二路传输接口与所述第二FPGA芯片连接；

所述第一路传输接口，用于将所述上位机发送的USB控制器第一工作模式的测试程序传输给所述第一FPGA芯片；

所述第二路传输接口，用于将所述上位机发送的USB控制器第二工作模式的测试程序传输给所述第二FPGA芯片。

6.根据权利要求1或2所述的系统，其特征在于，

所述第一FPGA芯片和第二FPGA芯片之间通过串行解串器连接，用于第一FPGA芯片和第二FPGA芯片之间的数据交互；

所述第一FPGA芯片和第二FPGA芯片分别连接有第一复位电路、第二复位电路，用于对所述第一FPGA芯片和第二FPGA芯片分别进行复位。

7.一种通用串行总线USB控制器验证方法，其特征在于，所述方法包括：

将USB控制器第一工作模式的测试程序发送至第一FPGA芯片、将USB控制器第二工作模式的测试程序发送至第二FPGA芯片；以及分别向所述第一FPGA芯片和所述第二FPGA芯片发送执行指定传输模式的指令；

接收所述第一FPGA芯片和所述第二FPGA芯片分别工作于所述第一工作模式和所述第二工作模式时，在所述第一FPGA芯片和所述第二FPGA芯片连通后，所述第一FPGA芯片和所述第二FPGA芯片按所述指定传输模式对数据进行传输测试所返回的测试结果。

8.根据权利要求7所述的方法，其特征在于，所述方法还包括：

将集成有USB控制器的SoC处理器的第一SoC逻辑版本写入到所述第一FPGA芯片、以及将集成有USB控制器的SoC处理器的第二SoC逻辑版本写入到所述第二FPGA芯片。

9.根据权利要求7或8所述的方法，其特征在于，所述第一工作模式为主机模式，所述第二工作模式为设备模式。