[发明专利]半导体存储装置及存储器系统

说明书

本发明的实施方式提供一种能够使动作高速化的半导体存储装置及存储器系统。实施方式的半导体存储装置(10)具备：第1存储器单元，能够存储n比特的数据；第2存储器单元，能够存储m比特(m＞n)的数据；以及读出放大器(12)，对第1及第2存储器单元进行数据的读取及写入。在半导体存储装置(10)从控制器(20)接收到第1命令时，读出放大器(12)将第1数据写入至第1存储器单元。然后，读出放大器(12)在写入后从第1存储器单元读取第1数据，将第1数据与所读取出的第1数据进行比较。在半导体存储装置(10)从控制器(20)接收到第2命令的情况下，读出放大器(12)将从第1存储器单元读取的第1数据或从控制器(20)接收的第2数据写入至第2存储器单元。

[相关申请]

本申请享有以日本专利申请2016-38942号(申请日：2016年3月1日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及一种半导体存储装置及存储器系统。

背景技术

已知有如下存储器系统：具备半导体存储装置及控制器，所述半导体存储装置具有使用存储1比特的数据的存储器单元的高速缓存区域与使用存储2比特以上的存储器单元的存储区域。

发明内容

本发明的实施方式提供一种能够使动作高速化的半导体存储装置及存储器系统。

实施方式的半导体存储装置具备：第1存储器单元，能够存储n比特(n为1以上的自然数)的数据；第2存储器单元，能够存储m比特(m为2以上的自然数，m＞n)的数据；以及读出放大器，对第1及第2存储器单元进行数据的读取及写入。在半导体存储装置从控制器接收到第1命令时，读出放大器将第1数据写入至第1存储器单元。然后，读出放大器在写入后从第1存储器单元读取第1数据，并将第1数据与所读取出的第1数据进行比较。在半导体存储装置从控制器接收到第2命令的情况下，读出放大器将从第1存储器单元读取出的第1数据或从控制器接收到的第2数据写入至第2存储器单元。

附图说明

图1是第1实施方式的存储器系统的框图。

图2是第1实施方式的存储器系统所具备的半导体存储装置的框图。

图3是第1实施方式的存储器系统所具备的半导体存储装置所包含的存储器单元阵列及读出放大器模块的电路图。

图4是第1实施方式的存储器系统中的写入动作的流程图。

图5是第1实施方式的存储器系统中的第1写入动作的流程图。

图6是第1实施方式的存储器系统中的第1写入动作时的状态读取结果。

图7是存储在第1实施方式的存储器系统所具备的控制器中的错误订正标记信息的数据表。

图8是第1实施方式的存储器系统中的第1写入动作的时序图。

图9是第1实施方式的存储器系统中的第1写入动作的指令顺序。

图10是第1实施方式的存储器系统中的第2写入动作的流程图。

图11是第1实施方式的存储器系统中的第2写入动作的指令顺序。

图12是第1实施方式的存储器系统中的第2写入动作的说明图。

图13是第1实施方式的存储器系统中的第2写入动作的说明图。

图14是说明第2实施方式的存储器系统所具备的半导体存储装置所包含的存储器单元晶体管的阈值分布的图。

图15是第2实施方式的存储器系统中的第1写入动作的流程图。

图16是第2实施方式的存储器系统中的第1写入动作时的状态读取结果。