[发明专利]存储器装置

说明书

本发明的实施方式谋求存储器装置的可靠性提高。实施方式的存储器装置包含：半导体柱，在与衬底表面垂直的方向上延伸；第1存储器单元，包含设置在第1字线与半导体柱的侧面之间的第1存储器膜；第2存储器单元，包含设置在第2字线与半导体柱的侧面之间的第2存储器膜；及控制器，控制对第1及第2存储器单元的动作。在对第1存储器单元的读出动作中，在对第1字线施加读出电压(VCGR)、且对第2字线施加非选择电压(V2a)的第1动作之后，执行第2动作，所述第2动作是以使第2字线的电位(V2b)低于半导体柱的电位(V1b)的方式，对第2字线施加第1电压。

[相关申请]

本申请享有以日本专利申请2016-17377号(申请日：2016年2月1日)为基础申请案的优先权。本申请通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本实施方式涉及一种存储器装置。

背景技术

已知将存储器单元三维排列而成的NAND(Not AND，与非)型闪速存储器。

发明内容

本发明的实施方式提高存储器装置的动作可靠性。

本实施方式的存储器装置包含：半导体柱，在与衬底表面垂直的方向上延伸；第1存储器单元，包含设置在第1字线与所述半导体柱的侧面之间的第1存储器膜；第2存储器单元，包含设置在第2字线与所述半导体柱的侧面之间的第2存储器膜；及控制器，控制对所述第1及第2存储器单元的动作；且在对所述第1存储器单元的读出动作中，在对所述第1字线施加读出电压、且对所述第2字线施加非选择电压的第1动作之后，执行第2动作，所述第2动作是以使所述第2字线的电位低于所述半导体柱的电位的方式，对所述第2字线施加第1电压。

附图说明

图1是表示包含实施方式的存储器装置的存储器系统的框图。

图2是表示实施方式的存储器装置的内部构成的一例的框图。

图3是表示实施方式的存储器装置的内部构成的一例的框图。

图4是表示实施方式的存储器装置的存储器单元阵列的内部构成的一例的图。

图5是表示实施方式的存储器装置的存储器单元阵列的构造例的剖视图。

图6是表示实施方式的存储器装置的存储器单元的构造的一例的剖视图。

图7的(a)及(b)是用以说明实施方式的存储器装置的基本构成的图。

图8是表示第1实施方式的存储器装置的动作例的时序图。

图9是表示第2实施方式的存储器装置的动作例的时序图。

图10是表示第3实施方式的存储器装置的动作例的时序图。

图11是表示第4实施方式的存储器装置的动作例的时序图。

图12的(a)及(b)是用以说明实施方式的存储器装置的应用例的图。

图13是表示实施方式的存储器装置的应用例的流程图。

图14是表示实施方式的存储器装置的变化例的时序图。

具体实施方式

以下，一边参照附图一边对本实施方式详细地进行说明。在以下的说明中，对具有相同功能及构成的要素标注相同符号。

另外，在以下的各实施方式中，当无需将末尾带有区别用数字/英文的参照符号(例如，字线WL或位线BL，各种电压及信号等)相互区别的情况下，使用省略末尾的数字/英文的记载(参照符号)。

[实施方式]