[发明专利]存储器装置有效
| 申请号: | 201610575925.8 | 申请日: | 2016-07-20 |
| 公开(公告)号: | CN107025938B | 公开(公告)日: | 2020-10-30 |
| 发明(设计)人: | 桥本寿文 | 申请(专利权)人: | 东芝存储器株式会社 |
| 主分类号: | G11C16/10 | 分类号: | G11C16/10;G11C16/14;G11C16/26;H01L27/11524;H01L27/1157 |
| 代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 张世俊 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 存储器 装置 | ||
1.一种存储器装置,其特征在于具备:
半导体柱,在与衬底表面垂直的方向上延伸;
第1存储器单元,包含设置在第1字线与所述半导体柱的侧面之间的第1存储器膜;
第2存储器单元,包含设置在第2字线与所述半导体柱的侧面之间的第2存储器膜;及
控制器,控制对所述第1及第2存储器单元的动作;且
在对所述第1存储器单元的读出动作中,
在对所述第1字线施加具有正的电压值的读出电压、且对所述第2字线施加具有正的电压值的非选择电压的第1动作之后,
执行第2动作,所述第2动作是以使所述第2字线的电位低于所述半导体柱的电位的方式,对所述第2字线施加具有负的电压值的第1电压。
2.根据权利要求1所述的存储器装置,其特征在于:
还具备与所述半导体柱连接的配线,
在执行所述第2动作的期间,将接地电压经由所述配线施加至所述半导体柱。
3.根据权利要求1或2所述的存储器装置,其特征在于:
还具备第3存储器单元,所述第3存储器单元包含设置在第3字线与所述半导体柱的侧面之间的第3存储器膜,
在与所述衬底表面垂直的方向上,所述第1字线位于所述第2字线与所述第3字线之间,
所述第2字线位于比所述第1字线更靠所述衬底侧,
所述第3字线位于比所述第1字线更靠所述衬底侧的相反侧,
在将所述读出电压施加至所述第1字线的期间,将所述非选择电压施加至所述第3字线,
在将所述第1电压施加至所述第2字线的期间,将具有负的电压值的第3电压施加至所述第3字线,
所述第1电压的电压值的绝对值大于所述第3电压的电压值的绝对值。
4.根据权利要求1或2所述的存储器装置,其特征在于:
在所述控制器接收到第1指令的情况下,执行包含所述第1及第2动作的第1读出动作,
在所述控制器接收到第2指令的情况下,执行包含所述第1动作且不包含所述第2动作的第2读出动作,
在所述第1读出动作时的第1期间,将就绪/忙碌信号设定为第1电平,
在所述第2读出动作时的第2期间,将所述就绪/忙碌信号设定为所述第1电平;
所述第2期间比所述第1期间短。
5.一种存储器装置,其特征在于具备:
半导体柱,在与衬底的表面垂直的方向上延伸;
第1存储器单元,包含设置在第1字线与所述半导体柱的侧面之间的第1存储器膜;
第2存储器单元,包含设置在第2字线与所述半导体柱的侧面之间的第2存储器膜;
第1配线,与所述半导体柱的一端连接;
第2配线,与所述半导体柱的另一端连接;及
控制器,控制对所述第1及第2存储器单元的动作;且
在对所述第1存储器单元的读出动作中,
在对所述第1字线施加读出电压、对所述第2字线施加非选择电压、对所述第1配线施加具有正的电压值的第1电压、且对所述第2配线施加具有正的电压值的第2电压的第1动作之后,
执行对所述第1字线及所述第2字线施加具有接地电位的第3电压的第2动作,
在所述第2动作之后,执行第3动作,所述第3动作是:以使所述第2字线的电位低于所述半导体柱的电位的方式,对所述第2字线施加具有所述接地电位的第4电压、对所述第1配线施加高于所述第1电压的第5电压、对所述第2配线施加高于所述第2电压的第6电压、经由所述第1配线对所述半导体柱施加具有正的电压值的第7电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610575925.8/1.html,转载请声明来源钻瓜专利网。





